[發明專利]半導體結構的形成方法

有效

• 申請號: 202010717830.1
• 申請日: 2020-07-23
• 公開（公告）號: CN111653571B
• 公開（公告）日: 2023-04-07
• 發明（設計）人: 喬振杰;張志剛
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H10B41/35
• 分類號: H10B41/35;H10B41/60
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供了一種半導體結構的形成方法，由于在本發明提供的半導體結構的形成方法中，在初始干法刻蝕回刻蝕所述柵極結構側壁上阻擋介質層的刻蝕量少的基礎上，通過對形成在所述柵極結構側壁上的所述阻擋介質層執行多次刻蝕工藝，實現逐步去除所述柵極結構側壁上的目標高度的阻擋介質層，從而既能在去除柵極結構之間的溝槽中的犧牲填充層的過程中，保護所述柵極結構不被消耗，又能最終暴露出目標高度的控制柵層，進而能在柵極結構上形成所需厚度的金屬硅化物(即柵極硅化物)。從而避免了對后續器件電學性能的影響。

技術領域

本發明涉及半導體技術領域，特別涉及一種半導體結構的形成方法。

背景技術

隨著存儲器件物理尺寸的縮小，相鄰兩個存儲單元之間的串擾越來越嚴重。為了解決這個問題，在存儲單元之間制備空氣隙(airgap)是很有效的減小串擾的方法。因此，在目前主流的NAND閃存芯片中一般也會采用空氣隙的結構，以改善其相鄰閃存單元之間的串擾。

圖1a～圖1d為現有技術中NAND閃存芯片在其制備過程中的結構示意圖。如圖1a～圖1d所示，在NAND閃存制造過程中，在圖案化的硬掩膜層430的掩膜作用下，完成其存儲區的閃存單元的控制柵多晶硅層最后的刻蝕，形成有浮柵210、柵間介質層220以及控制柵230堆疊而成的柵極結構315，之后在柵極結構315的側壁生長一層氧化硅410來保護底部的浮柵210，以防止其在后續的金屬硅化工藝中被硅化消耗，接著，在存儲區中的相鄰柵極結構315間的溝槽201中填充氮化硅犧牲層420，形成如圖1a所示的結構，以保護柵極結構315。然后，通過干法刻蝕工藝對柵極結構351上的氧化物410和氮化硅犧牲層420進行回刻蝕，以去除柵極結構351側壁上的部分氧化物和控制柵203頂部的硬掩膜層430，以露出控制柵230的部分側壁，形成如圖1b所示的結構。之后，再用濕法刻蝕去除氮化硅犧牲層420，露出溝槽201，進而形成空氣隙，如圖1c所示，而未打開浮柵210區域由剩余的氧化物410保護以免被金屬硅化。最后，再通過金屬硅化工藝，在所述控制柵層230上形成柵極硅化物層240，即如圖1d所述的結構，該柵極硅化物層240是由金屬和剩余的氧化物410暴露出的控制柵層230反應形成的。

但是，由于目前在工藝開發中，在通過干法刻蝕回刻蝕柵極結構側壁的氧化物時，通常會消耗一部分控制柵，若該干法刻蝕對氧化物的回刻蝕量較大，則會導致控制柵被消耗過多，不能滿足器件性能要求；若該干法刻蝕對氧化物的回刻蝕量較少，則暴露出的控制柵的側壁不足，導致后續在控制柵的側壁上形成的柵極硅化物厚度不足，同樣影響后續器件電學性能。

發明內容

本發明的目的在于提供一種半導體結構的形成方法，以解決現有的形成方法中柵極硅化物厚度不足的問題。

為解決上述技術問題，本發明提供一種半導體結構的形成方法，包括：

提供一半導體襯底，在所述半導體襯底上形成有多個分立的柵極結構以及位于相鄰所述柵極結構之間的溝槽，所述柵極結構包括沿遠離所述半導體襯底依次堆疊設置的浮柵層、柵間介質層和控制柵層，所述柵極結構的側壁以及所述溝槽的底部上覆蓋有阻擋介質層，且所述溝槽中填充有犧牲填充層；

采用第一次刻蝕工藝回刻蝕所述阻擋介質層和所述犧牲填充層，以暴露所述控制柵層的頂表面和部分側壁表面；

采用第二次刻蝕工藝回刻蝕所述犧牲填充層，以暴露出目標高度的所述柵極結構側壁上的阻擋介質層；

采用第三次刻蝕工藝刻蝕所述暴露出的阻擋介質層，使其沿垂直于所述柵極結構側壁的方向上的厚度變薄；

采用第四次刻蝕工藝去除所述溝槽中剩余部分的犧牲填充層，以在相鄰的所述柵極結構之間形成氣隙；

采用第五次刻蝕工藝去除減薄后的所述目標高度的阻擋介質層；

對暴露出所述控制柵層進行金屬硅化處理，以形成金屬硅化物層。