[發明專利]DSRC信號質量監測設備

在審

• 申請號: 202010716628.7
• 申請日: 2020-07-23
• 公開（公告）號: CN111884736A
• 公開（公告）日: 2020-11-03
• 發明（設計）人: 周維;曾振興;許豐雷
• 申請（專利權）人: 深圳市金溢科技股份有限公司
• 主分類號: H04B17/309
• 分類號: H04B17/309;H04W24/08;G07B15/06
• 代理公司: 深圳市瑞方達知識產權事務所(普通合伙) 44314
• 代理人: 張約宗;高瑞

1.一種DSRC信號質量監測設備，其特征在于，包括：

接收模塊，用于對5.7GHz至5.9GHz頻段的射頻信號進行接收及處理；

FPGA，用于對所述接收模塊輸出的信號進行解調解碼及特征分析，以獲取信號質量信息；

CPU，用于對所述信號質量信息進行匯總、上報及根據所述信號質量信息進行故障檢測。

2.根據權利要求1所述的DSRC信號質量監測設備，其特征在于，所述接收模塊的數量為至少兩個，而且，

第一接收模塊，用于對RSU的下行射頻信號進行接收及處理；

第二接收模塊，用于對OBU/CPC卡的上行射頻信號進行接收及處理。

3.根據權利要求2所述的DSRC信號質量監測設備，其特征在于，所述接收模塊的數量為三個，而且，

第三接收模塊，用于對5.7GHz至5.9GHz頻段的空間干擾信號進行接收及處理；

所述FPGA，還用于根據所述第三接收模塊輸出的信號判斷是否存在空間干擾信號，并在存在時生成報警信息。

4.根據權利要求1-3任一項所述的DSRC信號質量監測設備，其特征在于，所述接收模塊包括依次連接的接收天線、放大器、混頻器、中頻放大器、濾波器和ADC采樣單元。

5.根據權利要求1-3任一項所述的DSRC信號質量監測設備，其特征在于，所述FPGA包括：依次連接的下變頻處理單元、解調單元、解碼單元和CRC單元，以及，用于對所述接收模塊輸出的信號進行特征分析的信號質量檢測單元。

6.根據權利要求5所述的DSRC信號質量監測設備，其特征在于，

所述下變頻處理單元，用于對所述接收模塊輸出的信號進行數字下變頻處理；和/或，

所述解調單元，用于通過對預設大小的滑動窗內的數據求平均值來獲取當前滑動窗的門限值，并將輸入數據與所述門限值進行相減來獲取解調數據；和/或，

所述解碼單元，用于對解調數據進行FM0解碼，并對FM0解碼的結果再進行HDLC解碼。

7.根據權利要求6所述的DSRC信號質量監測設備，其特征在于，所述解調單元包括：

幅值計算子單元，用于計算輸入數據的幅值；

讀寫子單元，用于按寫指針將所述幅值寫入緩沖區，并按讀指針從所述緩沖區讀出一數據，且所述寫指針與所述讀指針的差值為所述滑動窗的大小；

數據和計算子單元，用于將當前寫入的數據與當前讀出的數據相減，并計算當前滑動窗內的數據和；

門限值計算子單元，用于根據當前滑動窗內的數據和及所述滑動窗的大小計算平均值，并將其作為當前滑動窗的門限值；

解調數據獲取單元，用于將所述輸入數據與所述門限值進行相減來獲取解調數據。

8.根據權利要求6所述的DSRC信號質量監測設備，其特征在于，所述解碼單元包括：

FM0解碼子單元，用于使用第一狀態機來對解調數據進行FM0解碼，而且，所述第一狀態機的狀態轉移邏輯為：

在空閑狀態，根據解調后的RSU/OBU/CPC卡數據的前導碼，若收到收到00則跳轉到S00狀態；若收到11則跳轉到S11狀態；

在S00狀態，若收到11，則跳轉到S11狀態；若收到10，則跳轉到S10狀態；若收到00，則跳轉到空閑狀態；

在S11狀態，若收到01，則跳轉到S01狀態；若收到00，則跳轉到S00狀態；若收到10或11，則跳轉到空閑狀態；

在S01狀態，若收到01，則跳轉到S01狀態；若收到00，則跳轉到S00狀態；若收到10或11，則跳轉到空閑狀態；

在S10狀態，若收到11，則跳轉到S11狀態；若收到10，則跳轉到S10狀態；若收到01或00，則認為非法，跳跳轉到空閑狀態。