[發明專利]電子系統及其故障檢測方法、片上系統和總線系統

在審

• 申請號: 202010713686.4
• 申請日: 2020-07-22
• 公開（公告）號: CN112799871A
• 公開（公告）日: 2021-05-14
• 發明（設計）人: 李千手;羅西塔斯瓦·巴塔查里亞
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F11/10
• 分類號: G06F11/10
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

公開了一種電子系統，可以包括被配置為實現主知識產權(IP)、檢查器IP和錯誤檢測電路的一個或多個處理電路單元。主知識產權IP包括第一數據路徑和第一控制信號路徑。檢查器IP包括第二控制信號路徑。錯誤檢測電路被配置為：通過對由主IP通過第一數據路徑輸出到錯誤檢測電路的輸出數據執行糾錯碼(ECC)解碼，來檢測數據的錯誤，并且基于以下項來檢測控制信號的錯誤：第一信號，由主IP通過第一控制信號路徑輸出到錯誤檢測電路，第二信號，由檢查器IP通過第二控制信號路徑輸出到錯誤檢測電路。

相關申請的交叉引用

本申請要求于2019年11月14日在韓國知識產權局提交的韓國專利申請No.10-2019-0146178的權益，該申請的公開內容通過引用全部并入本文中。

技術領域

本發明構思涉及電子系統、檢測其故障的方法、片上系統和總線系統，更具體地，涉及用于檢測包括數據和各種信號的錯誤在內的故障的電子系統、片上系統、總線系統及其故障檢測方法。

背景技術

包括片上系統(SoC)等的半導體器件已經在各種工業領域中使用。當半導體器件用于各種工業領域時，由于各種原因，可能在要在半導體器件中處理的數據和/或信號中發生錯誤。

發明內容

本發明構思提供了用于執行可靠的故障檢測并減少電子系統中芯片或系統實現中的面積和/或成本的方法和裝置，檢測其故障的方法、片上系統(SoC)和總線系統。在一些示例實施例中，在這樣的電子系統用于各種工業領域中的情況下，與這樣的電子系統、SoC和/或總線系統相關聯地執行的故障檢測可以減少或防止控制錯誤的發生。

根據本發明構思的一些示例實施例，一種電子系統可以包括：主知識產權(IP)，包括第一數據路徑和第一控制信號路徑；檢查器IP，包括第二控制信號路徑；以及錯誤檢測電路，被配置為：通過對由主IP通過第一數據路徑輸出到錯誤檢測電路的輸出數據執行糾錯碼(ECC)解碼，來檢測數據的錯誤，并且基于以下項來檢測控制信號的錯誤：第一信號，由主IP通過第一控制信號路徑輸出到錯誤檢測電路，第二信號，由檢查器IP通過第二控制信號路徑輸出到錯誤檢測電路。

根據本發明構思的一些示例實施例，一種檢測電子系統的故障的方法，電子系統包括第一知識產權(IP)和第二IP，該方法可以包括：通過對從第一IP的第一數據路徑輸出的輸出數據執行糾錯碼(ECC)解碼來檢測輸入數據的錯誤；以及基于從第一IP的第一控制信號路徑輸出的第一信號和從第二IP的第二控制信號路徑輸出的第二信號來檢測控制信號的錯誤。

根據本發明構思的一些示例實施例，一種片上系統可以包括：糾錯碼(ECC)編碼器，被配置為通過對輸入數據執行ECC編碼來生成已編碼數據；主知識產權(IP)，被配置為接收已編碼數據和第一控制信號，并且基于已編碼數據通過第一數據路徑將輸出數據輸出，并基于第一控制信號通過第一控制信號路徑輸出第二控制信號；第一延遲電路，被配置為通過將第一控制信號延遲特定的時鐘周期來生成第三控制信號；檢查器IP，被配置為基于第三控制信號通過第二控制信號路徑來輸出第四控制信號；ECC解碼器，被配置為通過對輸出數據執行ECC解碼來輸出數據錯誤檢測信號；第二延遲電路，被配置為通過將第二控制信號延遲特定的時鐘周期來生成第五控制信號；以及檢查器電路，被配置為通過將第四控制信號與第五控制信號進行比較來檢測控制信號的錯誤。

根據本發明構思的一些示例實施例，一種總線系統可以包括：第一知識產權(IP)，被配置為輸出數據和第一控制信號；第二IP，被配置為輸出第二控制信號；糾錯碼(ECC)解碼器，被配置為通過對輸出數據執行ECC解碼來輸出數據錯誤檢測信號；延遲電路，被配置為通過將第一控制信號延遲特定的時鐘周期來生成第三控制信號；以及檢查器電路，被配置為通過將第二控制信號與第三控制信號進行比較來檢測控制信號的錯誤。

附圖說明

根據以下接合附圖的具體實施方式，將更清楚地理解本發明構思的示例實施例，在附圖中：

圖1示出根據本發明構思的一些示例實施例的電子系統；