[發明專利]一種流水線型ADC電容失配校準電路及方法

有效

• 申請號: 202010713430.3
• 申請日: 2020-07-23
• 公開（公告）號: CN111740741B
• 公開（公告）日: 2020-12-08
• 發明（設計）人: 沈玉鵬;陳旭斌;李國儒;孫庭波;李緒成
• 申請（專利權）人: 杭州城芯科技有限公司
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 北京格允知識產權代理有限公司 11609
• 代理人: 張莉瑜

1.一種流水線型ADC電容失配校準電路，其特征在于，

基于流水線型ADC電路結構實現，包括數字電路和多級流水級，多級流水級中的每一級所述流水級均包括校準輔助電容和校準邏輯電路，其中，

所述校準輔助電容一端連接所述流水級的放大器的正輸入端，另一端分別通過第一開關至第三開關連接所述流水級的總輸入端、負參考電平、正參考電平，且每級所述流水級的總輸入端處設有輸入短路開關sw₁；

所述校準邏輯電路與所述數字電路、所述流水級的子ADC、所述流水級的MDAC、所述流水級的模擬時鐘電路模塊，以及第一開關至第三開關連接；

所述校準邏輯電路用于接收所述數字電路輸出的校準指示信號ready、校準控制信號PN和第一電容高低指示信號flag，子ADC輸出的子ADC量化碼字D_adc，以及模擬時鐘電路模塊輸出的第一時鐘信號φ₁、第二時鐘信號φ₂；第一電容高低指示信號flag用于指示對應輸入信號為零時的子ADC量化碼字的高低位，量化結果為0的為高位，量化結果為1的為低位；校準指示信號ready為0時，輸入短路開關sw₁處于連接狀態；

所述校準邏輯電路根據校準指示信號ready決定用于控制所述流水級的MDAC的參考開關控制信號D_i并向所述流水級的MDAC輸出；校準指示信號ready為0時，參考開關控制信號D_i來自于校準控制信號PN；校準指示信號ready為1時，參考開關控制信號D_i來自于子ADC量化碼字D_adc；

所述校準邏輯電路根據校準指示信號ready決定用于控制第一開關的校準電容時鐘信號ck_scal并向第一開關輸出；校準指示信號ready為0時，校準電容時鐘信號ck_scal來自于第一時鐘信號φ₁；校準指示信號ready為1時，校準電容時鐘信號ck_scal為0，第一開關處于常斷開狀態；

所述校準邏輯電路根據校準指示信號ready決定用于控制第二開關的第四電容高低指示信號flagpp并向第二開關輸出；校準指示信號ready為0時，第四電容高低指示信號flagpp來自于φ₂flag；校準指示信號ready為1時，第四電容高低指示信號flagpp為0，第二開關處于常斷開狀態；表示進行與運算；

所述校準邏輯電路根據校準指示信號ready決定用于控制第三開關的第五電容高低指示信號flagnp并向第三開關輸出；校準指示信號ready為0時，第五電容高低指示信號flagnp來自于；校準指示信號ready為1時，第五電容高低指示信號flagnp為0，第三開關處于常斷開狀態；表示進行與運算，表示第一電容高低指示信號flag的非運算。