[發(fā)明專利]掃描安全數(shù)字輸入輸出接口窗口的實現(xiàn)方法和裝置在審
| 申請?zhí)枺?/td> | 202010712975.2 | 申請日: | 2020-07-22 |
| 公開(公告)號: | CN111858215A | 公開(公告)日: | 2020-10-30 |
| 發(fā)明(設計)人: | 李湘錦;張鵬;賈宗銘 | 申請(專利權(quán))人: | 記憶科技(深圳)有限公司 |
| 主分類號: | G06F11/22 | 分類號: | G06F11/22 |
| 代理公司: | 深圳市精英專利事務所 44242 | 代理人: | 黃文鋒 |
| 地址: | 518000 廣東省深圳市南山區(qū)蛇口街道蛇*** | 國省代碼: | 廣東;44 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 掃描 安全 數(shù)字 輸入輸出 接口 窗口 實現(xiàn) 方法 裝置 | ||
本申請涉及一種掃描安全數(shù)字輸入輸出接口窗口的實現(xiàn)方法、裝置、計算機設備和存儲介質(zhì),其中該方法包括:在SDIO和SDIO控制器之間接入延時模塊和延時控制模塊,所述延時模塊包括多個延時單元,所述延時控制模塊用于控制所述延時模塊;在芯片進行FT測試時,給所述SDIO中的SDIO_CLK端口和DAT IO端口同時輸入同相位的時鐘;啟動內(nèi)部掃描程序,得到SDIO_CLK采樣DAT IO的最佳窗口;將得到的SDIO_CLK采樣DAT IO的最佳窗口燒寫到一次性可編程儲存器中,供后續(xù)使用。本發(fā)明通過加入輸入接口的校準技術(shù),保證在不同的工藝角下,通過調(diào)相以滿足采樣標準,減輕各工藝角下時序收斂的難度。
技術(shù)領域
本發(fā)明涉及固態(tài)存儲技術(shù)領域,特別是涉及一種掃描安全數(shù)字輸入輸出接口窗口的實現(xiàn)方法、裝置、計算機設備和存儲介質(zhì)。
背景技術(shù)
隨著固態(tài)硬盤價格的下跌,固態(tài)硬盤越來越普及,SSD(Solid State Drive)以其優(yōu)越的性能更是發(fā)展迅猛,各大電腦廠商紛紛將硬盤做成SSD,從可靠性和性能方面為用戶提供較好的體驗。
目前,在傳統(tǒng)技術(shù)中芯片都是通過SDIO slave device(安全數(shù)字輸入輸出接口從設備)來實現(xiàn)安全數(shù)字輸入輸出。具體地,接收從外部輸入的SD_CLK(接口時鐘),設備根據(jù)SD_CLK采樣SD_DATA(接口數(shù)據(jù))。然而,在芯片設計的時候,如果CLK delay在各corner(工藝角)下的延時波動比較大,那么就會導致在各工藝角下時序收斂會很困難。
發(fā)明內(nèi)容
基于此,有必要針對上述技術(shù)問題,提供一種可以減輕各工藝角下時序收斂難度的掃描安全數(shù)字輸入輸出接口窗口的實現(xiàn)方法、裝置、計算機設備和存儲介質(zhì)。
一種掃描安全數(shù)字輸入輸出接口窗口的實現(xiàn)方法,所述方法包括:
在SDIO和SDIO控制器之間接入延時模塊和延時控制模塊,所述延時模塊包括多個延時單元,所述延時控制模塊用于控制所述延時模塊;
在芯片進行FT測試時,給所述SDIO中的SDIO_CLK端口和DAT IO端口同時輸入同相位的時鐘;
啟動內(nèi)部掃描程序,得到SDIO_CLK采樣DAT IO的最佳窗口;
將得到的SDIO_CLK采樣DAT IO的最佳窗口燒寫到一次性可編程儲存器中,供后續(xù)使用。
在其中一個實施例中,所述延時控制模塊還用于通過選取所述延時模塊中延時單元的數(shù)量,以實現(xiàn)對所述延時模塊的延時進行控制。
在其中一個實施例中,所述延時控制模塊還包括相位監(jiān)測單元,所述相位監(jiān)測單元用于監(jiān)測經(jīng)過延時后信號的相位。
在其中一個實施例中,所述啟動內(nèi)部掃描程序,得到SDIO_CLK采樣DAT IO的最佳窗口的步驟包括:
通過所述延時控制模塊增加延時單元數(shù)量并進行采樣;
分別記錄下經(jīng)過一次延時的第一相位和經(jīng)過二次延時的第二相位的采樣值,并保證分別采樣到上升沿一次及下降沿一次;
分別記錄采樣到上升沿和下降沿對應的延時單元數(shù)量,并取平均值得到SDIO_CLK采樣DAT IO的最佳窗口;
輸出phase_lock以表示掃描完成。
一種掃描安全數(shù)字輸入輸出接口窗口的實現(xiàn)裝置,所述裝置包括:
接入模塊,所述接入模塊用于在SDIO和SDIO控制器之間接入延時模塊和延時控制模塊,所述延時模塊包括多個延時單元,所述延時控制模塊用于控制所述延時模塊;
時鐘輸入模塊,所述時鐘輸入模塊用于在芯片進行FT測試時,給所述SDIO中的SDIO_CLK端口和DAT IO端口同時輸入同相位的時鐘;
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于記憶科技(深圳)有限公司,未經(jīng)記憶科技(深圳)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010712975.2/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





