[發(fā)明專利]數(shù)據(jù)傳輸方法、DMA控制器、NPU芯片及計(jì)算機(jī)設(shè)備

在審

• 申請?zhí)枺?/td>: 202010711047.4
• 申請日: 2020-07-22
• 公開（公告）號: CN111782562A
• 公開（公告）日: 2020-10-16
• 發(fā)明（設(shè)計(jì)）人: 劉君
• 申請（專利權(quán)）人: OPPO廣東移動通信有限公司
• 主分類號: G06F13/28
• 分類號: G06F13/28
• 代理公司: 北京三高永信知識產(chǎn)權(quán)代理有限責(zé)任公司 11138
• 代理人: 邢惠童

1.一種數(shù)據(jù)傳輸方法，其特征在于，所述方法用于直接存儲器訪問DMA控制器，所述方法包括：

獲取第一數(shù)據(jù)傳輸指令，所述第一數(shù)據(jù)傳輸指令中包含第一讀地址參數(shù)、第一寫地址參數(shù)和第一插值地址參數(shù)，所述第一讀地址參數(shù)用于指示第一數(shù)據(jù)在源端中的地址，所述第一寫地址參數(shù)用于指示所述第一數(shù)據(jù)在目的端中的地址，所述第一插值地址參數(shù)用于指示第一插值數(shù)據(jù)在所述目的端中的地址；

根據(jù)所述第一讀地址參數(shù)向總線發(fā)送第一數(shù)據(jù)讀命令，所述總線用于根據(jù)所述第一數(shù)據(jù)讀命令從所述源端讀取所述第一數(shù)據(jù)；

響應(yīng)于接收到所述總線返回的所述第一數(shù)據(jù)，根據(jù)所述第一寫地址參數(shù)向所述目的端寫入所述第一數(shù)據(jù)；

響應(yīng)于未接收到所述總線返回的所述第一數(shù)據(jù)，根據(jù)所述第一插值地址參數(shù)向所述目的端寫入所述第一插值數(shù)據(jù)。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述根據(jù)所述第一讀地址參數(shù)向總線發(fā)送第一數(shù)據(jù)讀命令，包括：

根據(jù)所述第一讀地址參數(shù)，確定所述第一數(shù)據(jù)中至少一個(gè)數(shù)據(jù)行對應(yīng)的讀數(shù)據(jù)地址；

根據(jù)所述讀數(shù)據(jù)地址和所述數(shù)據(jù)行的數(shù)據(jù)長度，向所述總線發(fā)送至少一條所述第一數(shù)據(jù)讀命令。

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述第一數(shù)據(jù)為三維數(shù)據(jù)塊；

所述根據(jù)所述第一讀地址參數(shù)，確定所述第一數(shù)據(jù)中至少一個(gè)數(shù)據(jù)行對應(yīng)的讀數(shù)據(jù)地址，包括如下至少一種：

根據(jù)所述第一讀地址參數(shù)中的數(shù)據(jù)起始地址，確定第一維度上所述數(shù)據(jù)行的所述讀數(shù)據(jù)地址；

根據(jù)所述第一讀地址參數(shù)中的數(shù)據(jù)起始地址和二維地址偏移量，確定第二維度上所述數(shù)據(jù)行的所述讀數(shù)據(jù)地址，所述二維地址偏移量是所述第二維度上相鄰數(shù)據(jù)行之間的地址偏移量；

根據(jù)所述第一讀地址參數(shù)中的數(shù)據(jù)起始地址和三維地址偏移量，確定第三維度上所述數(shù)據(jù)行的所述讀數(shù)據(jù)地址，所述三維地址偏移量是所述第三維度上相鄰數(shù)據(jù)行之間的地址偏移量。

4.根據(jù)權(quán)利要求1至3任一所述的方法，其特征在于，所述目的端設(shè)置有n個(gè)緩存器，且所述DMA控制器中包含深度為n的指令存儲模塊，n為大于等于2的整數(shù)；

所述獲取第一數(shù)據(jù)傳輸指令，包括：

從所述指令存儲模塊中獲取所述第一數(shù)據(jù)傳輸指令；

所述響應(yīng)于接收到所述總線返回的所述第一數(shù)據(jù)，根據(jù)所述第一寫地址參數(shù)向所述目的端寫入所述第一數(shù)據(jù)，包括：

響應(yīng)于接收到所述總線返回的所述第一數(shù)據(jù)，根據(jù)所述第一寫地址參數(shù)確定所述第一數(shù)據(jù)在第一緩存器中的寫數(shù)據(jù)地址；

根據(jù)所述寫數(shù)據(jù)地址向所述第一緩存器寫入所述第一數(shù)據(jù)；

所述響應(yīng)于未接收到所述總線返回的所述第一數(shù)據(jù)，根據(jù)所述第一插值地址參數(shù)向所述目的端寫入所述第一插值數(shù)據(jù)，包括：

響應(yīng)于未接收到所述總線返回的所述第一數(shù)據(jù)，根據(jù)所述第一插值地址參數(shù)確定所述第一插值數(shù)據(jù)在所述第一緩存器中的插值地址；

根據(jù)所述插值地址向所述第一緩存器寫入所述第一插值數(shù)據(jù)。

5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述根據(jù)所述第一讀地址參數(shù)向總線發(fā)送第一數(shù)據(jù)讀命令之后，所述方法還包括：

從所述指令存儲模塊中獲取第二數(shù)據(jù)傳輸指令，所述第二數(shù)據(jù)傳輸指令中包含第二讀地址參數(shù)、第二寫地址參數(shù)和第二插值地址參數(shù)；

根據(jù)所述第二讀地址參數(shù)，向所述總線發(fā)送第二數(shù)據(jù)讀命令，所述總線用于根據(jù)所述第二數(shù)據(jù)讀命令從所述源端讀取第二數(shù)據(jù)；

響應(yīng)于接收到所述總線返回的所述第二數(shù)據(jù)，根據(jù)所述第二寫地址參數(shù)向第二緩存器寫入所述第二數(shù)據(jù)；

響應(yīng)于未接收到所述總線返回的所述第二數(shù)據(jù)，根據(jù)所述第二插值地址參數(shù)向所述第二緩存器寫入所述第二插值數(shù)據(jù)；

其中，當(dāng)未完成對所述第一緩存器的寫入操作時(shí)，所述第一緩存器和所述第二緩存器的寫入操作同步執(zhí)行。

6.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述方法還包括：

響應(yīng)于所述第一數(shù)據(jù)完成寫入，且所述第一插值數(shù)據(jù)完成寫入，釋放所述指令存儲模塊中的所述第一數(shù)據(jù)傳輸指令。