[發(fā)明專利]3D存儲器件及其存儲結(jié)構(gòu)和存儲結(jié)構(gòu)的控制方法

在審

• 申請?zhí)枺?/td>: 202010705237.5
• 申請日: 2020-07-21
• 公開（公告）號: CN112018118A
• 公開（公告）日: 2020-12-01
• 發(fā)明（設(shè)計(jì)）人: 劉磊;周文犀;夏志良;王啟光
• 申請（專利權(quán)）人: 長江存儲科技有限責(zé)任公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L27/11556;H01L27/11568;H01L27/11582;G11C7/18;G11C16/10;G11C16/24
• 代理公司: 北京成創(chuàng)同維知識產(chǎn)權(quán)代理有限公司 11449
• 代理人: 蔡純;楊思雨

1.一種3D存儲器件的存儲結(jié)構(gòu)，包括在第一端和第二端之間串聯(lián)的多個(gè)晶體管，所述多個(gè)晶體管包括：

第一選擇晶體管，柵極與頂部選擇柵線連接；

第二選擇晶體管，柵極與底部選擇柵線連接；以及

串聯(lián)在所述第一選擇晶體管與所述第二選擇晶體管之間的至少一個(gè)存儲晶體管，每個(gè)所述存儲晶體管的柵極與相應(yīng)的字線連接，

其中，所述存儲結(jié)構(gòu)的所述第一端用于連接至第一位線，所述第二端用于連接至第二位線，所述第一位線和所述第二位線用于在編程和/或擦除操作下向各個(gè)所述晶體管的溝道提供相同電性的載流子。

2.根據(jù)權(quán)利要求1所述的存儲結(jié)構(gòu)，其中，所述多個(gè)晶體管還包括多個(gè)偽晶體管，位于所述第一選擇晶體管與所述存儲晶體管之間、所述第二選擇晶體管與所述存儲晶體管之間。

3.根據(jù)權(quán)利要求2所述的存儲結(jié)構(gòu)，其中，所述存儲晶體管的數(shù)量為多個(gè)，所述偽晶體管還位于所述相鄰的存儲晶體管之間。

4.根據(jù)權(quán)利要求1至3任一項(xiàng)所述存儲結(jié)構(gòu)，其中，所述晶體管的柵極以及相應(yīng)的所述頂部柵選擇線、所述底部柵選擇線以及所述字線基于柵疊層結(jié)構(gòu)中相應(yīng)的柵極導(dǎo)體層形成，每個(gè)所述晶體管的溝道基于貫穿所述柵疊層結(jié)構(gòu)的溝道柱形成。

5.根據(jù)權(quán)利要求4所述的存儲結(jié)構(gòu)，其中，所述溝道柱包括沿所述溝道柱徑向朝內(nèi)的方向依次排布的柵介質(zhì)層、電荷存儲層、隧穿介質(zhì)層以及所述溝道層。

6.一種控制方法，用于控制如權(quán)利要求1至5任一項(xiàng)所述的存儲結(jié)構(gòu)，包括同時(shí)向所述第一位線和所述第二位線提供相同的信號。

7.一種3D存儲器件，包括至少一個(gè)存儲塊，每個(gè)所述存儲塊具有呈陣列排布的多個(gè)如權(quán)利要求1至5任一項(xiàng)所述的存儲結(jié)構(gòu)。

8.根據(jù)權(quán)利要求7所述的3D存儲器件，其中，每個(gè)所述存儲塊中的每列存儲結(jié)構(gòu)的第一端連接至相同第一位線，

每個(gè)所述存儲塊中的每行存儲結(jié)構(gòu)的第二端連接至相同第二位線。

9.根據(jù)權(quán)利要求7所述的3D存儲器件，其中，每個(gè)所述存儲塊中的每列存儲結(jié)構(gòu)的第一端連接至相同第一位線、第二端連接至相同第二位線。

10.根據(jù)權(quán)利要求8或9所述的3D存儲器件，其中，在每個(gè)所述存儲塊中，位于同一層的所述晶體管的柵極通過相同的所述柵極導(dǎo)體層相連。