[發明專利]指令執行方法、裝置、電子設備和計算機可讀存儲介質

在審

• 申請號: 202010699439.3
• 申請日: 2020-07-20
• 公開（公告）號: CN111857825A
• 公開（公告）日: 2020-10-30
• 發明（設計）人: 徐英男;歐陽劍;杜學亮;安康
• 申請（專利權）人: 北京百度網訊科技有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/302;G06F13/28
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 趙林琳;辛鳴

根據本公開的示例實施例，提供了一種指令執行方法、裝置、電子設備和計算機可讀存儲介質，可以用于人工智能領域中。指令執行方法包括：執行指令序列，所述指令序列包括存儲器指令和非存儲器指令，所述執行序列中的指令按順序開始執行；確定需要在開始執行第二存儲器指令之前完成對第一存儲器指令的執行，所述第二存儲器指令是在所述指令序列中所述第一存儲器指令之后的下一個存儲器指令；以及在執行所述第一存儲器指令的周期期間，執行所述第一存儲器指令與所述第二存儲器指令之間的非存儲器指令，而不執行所述第二存儲器指令。利用上述方法，可以在提升處理器整體性能的同時保證編程正確性和易用性，有利于人工智能處理器的推廣。

技術領域

本公開涉及計算機技術，并且更具體地，涉及指令執行方法、裝置、電子設備和計算機可讀存儲介質，可以應用于人工智能領域中。

背景技術

存儲器模型可以分為硬件層面的存儲器模型和語言的存儲器模型，其通過定義硬件設計或者編程需要的規范來保證訪存順序和程序順序，從而保證執行程序的正確性。傳統的處理器以及例如C++等高級語言都支持存儲器模型。主要的存儲器模型包括順序一致性模型、全存儲排序模型和松散存儲器模型等，其中松散存儲器模型對性能最友好。對于新興的人工智能處理器以及相應的編程語言，同樣需要針對其定義和支持存儲器模型。人工智能處理器是一類域特定的處理器。在針對人工智能領域的特點設計的存儲器架構，最大的變化是采用便簽存儲器來替代傳統處理器中的高速緩存，從而使得編程人員可以直接管理數據的存儲。

具體而言，在人工智能應用場景中，訪存局部性相對傳統處理器較差，這時高速緩存帶來的性能提升不明顯，而在數據即用即扔的場景中反而會降低性能。同時，高速緩存的復雜度以及資源占比極高，相比之下移除高速緩存以獲得更多的硬件資源面積用于算力的增加是更合理的，所以目前很多人工智能處理器采取無高速緩存的便簽存儲器結構。采用便簽存儲器之后，存儲器主要由軟件編程人員來管理，大部分人工智能由于架構和編程語言上的不同，傳統處理器實現的存儲模型系統和方法不能完全適用。

發明內容

根據本公開的實施例，提供了一種指令執行方法、裝置、電子設備和計算機可讀存儲介質。

在本公開的第一方面中，提供了一種指令執行方法，包括：執行指令序列，所述指令序列包括存儲器指令和非存儲器指令，所述執行序列中的指令按順序開始執行；確定需要在開始執行第二存儲器指令之前完成對第一存儲器指令的執行，所述第二存儲器指令是在所述指令序列中所述第一存儲器指令之后的下一個存儲器指令；以及在執行所述第一存儲器指令的周期期間，執行所述第一存儲器指令與所述第二存儲器指令之間的非存儲器指令，而不執行所述第二存儲器指令。

在本公開的第二方面中，提供了一種指令執行裝置，包括：指令序列執行模塊，被配置為執行指令序列，所述指令序列包括存儲器指令和非存儲器指令，所述執行序列中的指令按順序開始執行；執行確定模塊，被配置為確定需要在開始執行第二存儲器指令之前完成對第一存儲器指令的執行，所述第二存儲器指令是在所述指令序列中所述第一存儲器指令之后的下一個存儲器指令；以及非存儲器指令執行模塊，被配置為在執行所述第一存儲器指令的周期期間，執行所述第一存儲器指令與所述第二存儲器指令之間的非存儲器指令，而不執行所述第二存儲器指令。

在本公開的第三方面中，提供了一種電子設備，包括至少一個處理器；以及與所述至少一個處理器通信連接的存儲器；其中所述存儲器存儲有可被所述至少一個處理器執行的指令，所述指令被所述至少一個處理器執行，以使所述至少一個處理器能夠實現根據本公開的第一方面的方法。

在本公開的第四方面中，提供了一種存儲有計算機指令的非瞬時計算機可讀存儲介質，所述計算機指令用于使所述計算機實現根據本公開的第一方面的方法。

利用根據本申請的技術，可以在提升處理器整體性能的同時保證編程正確性和易用性，有利于人工智能處理器的推廣。