[發明專利]互連結構的形成方法

在審

• 申請號: 202010698170.7
• 申請日: 2020-07-20
• 公開（公告）號: CN112420600A
• 公開（公告）日: 2021-02-26
• 發明（設計）人: 姚欣潔;李忠儒
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 聶慧荃;閆華

本申請公開一種互連結構的形成方法，其包含：形成第一導電部件以及相鄰于第一導電部件的第二導電部件于第一介電層中，其中第一介電層包含第一介電材料；以及形成介電部件于第一介電層中，其中介電部件接觸第一導電部件以及第二導電部件的側壁，且其中介電部件包含不同于第一介電材料的第二介電材料。方法進一步包含：形成第二介電層于第一介電層上方，其中第二介電層包含不同于第二介電材料的第三介電材料；以及形成第三導電部件于第二介電層中，其中第三導電部件接觸介電部件的側壁以及第一導電部件的頂表面或第二導電部件的頂表面。

技術領域

本發明實施例通常涉及一種集成電路裝置，且更具體而言涉及一種集成電路裝置的互連結構。

背景技術

集成電路(IC)產業經歷了指數式的成長。IC材料和設計的技術進步已經產生了幾代的IC，其中每一代都比上一代具有更小、更復雜的電路。在 IC進化的過程中，普遍增加了功能密度(即每芯片面積的互連裝置數量)而減少了幾何尺寸(即可使用制造工藝制造的最小組件(或線路))。這種按比例縮小的工藝通常通過提高生產效率和降低相關成本來提供效益。

這種按比例縮小也增加了處理以及生產IC的復雜性，為了實現這些進步，需要在IC處理和生產方面進行類似的開發。舉例而言，裝置尺寸的減縮通常導致可用于制造各種裝置部件的處理視窗變小。在微影工藝期間任何意外的錯位(例如，重疊錯誤)都可能會擴大互連結構(例如，通孔)的臨界尺寸并造成裝置性能的缺陷。據此，雖然現存的互連結構通常已足以滿足其預期目的，但是其在所有方面都不是完全令人滿意的。

發明內容

一實施例涉及一種方法，其包含形成第一導電部件以及相鄰于第一導電部件的第二導電部件于第一介電層中，其中第一介電層包含第一介電材料；形成介電部件于第一介電層中，其中介電部件接觸第一導電部件以及第二導電部件的側壁，且其中介電部件包含不同于第一介電材料的第二介電材料；形成第二介電層于第一介電層上方，其中第二介電層包含不同于第二介電材料的第三介電材料；以及形成第三導電部件于第二介電層中，其中第三導電部件接觸介電部件的側壁以及第一導電部件的頂表面或第二導電部件的頂表面。

另一實施例涉及一種方法，其包含形成第一導電部件以及相鄰于第一導電部件的第二導電部件于第一層間介電(ILD)層中；移除設置于第一以及第二導電部件之間的第一ILD層部分以形成第一溝槽；沉積金屬氧化物層于第一溝槽中，其中金屬氧化物層接觸第一以及第二導電部件的側壁表面；形成蝕刻停止層(ESL)于第一ILD層上方；形成第二ILD層于ESL上方；以及形成第三導電部件于第二ILD層中，其中第三導電部件延伸貫穿ESL 以接觸金屬氧化物層與第一以及第二導電部件中的其一。

又另一實施例涉及一種半導體結構，其包含設置于第一ILD層中的第一導電部件以及第二導電部件；設置于第一以及第二導電部件的側壁之間的介電部件，其中介電部件的底表面是在各第一以及第二導電部件的底表面上方：設置于第一ILD層上方的第二ILD層，其中介電部件具有與第一以及第二ILD層的成分不同的成分；以及第三導電部件，其具有通過第二 ILD層定義的側壁以及通過第一導電部件或第二導電部件定義的底表面。

附圖說明

當結合附圖閱讀時，根據以下詳細描述可最好地理解本公開。要強調的是，根據工業中的標準實踐，各種部件未按比例繪制，且僅用于說明的目的。實際上，為了討論上清楚，可任意增加或減小各種部件的尺寸。

圖1是根據本公開的各種面向的整個或部分的集成電路裝置的剖面示意圖。

圖2是根據本公開的各種實施方式制造互連結構的方法的流程圖，互連結構像是圖1及/或圖3A～圖12B所示的互連結構。

圖3A、圖4、圖5A、圖5B、圖5C、圖6、圖7、圖8A、圖8B、圖 8C、圖8D、圖9、圖10、圖11以及圖12A是根據本公開的各種實施方式，在各種制造階段(像是與圖2的方法相關的那些階段)的部分或整個互連結構的剖面圖。