[發明專利]存儲器字線形貌的控制方法在審
| 申請號： | 202010694344.2 | 申請日： | 2020-07-17 |
| 公開（公告）號： | CN111799217A | 公開（公告）日： | 2020-10-20 |
| 發明（設計）人： | 王旭峰;于濤 | 申請（專利權）人： | 上海華虹宏力半導體制造有限公司 |
| 主分類號： | H01L21/768 | 分類號： | H01L21/768 |
| 代理公司： | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人： | 曹廷廷 |
| 地址： | 201203 上海市浦東*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 存儲器 線形 控制 方法 | ||
1.一種存儲器字線形貌的控制方法，其特征在于，包括以下步驟：
字線多晶膜層涂覆步驟，用于在擦除柵極多晶硅以及隔離區上布置字線多晶硅，其中，所述字線多晶膜層包括非摻雜多晶硅；
采用各向同性刻蝕工藝對所述字線多晶膜層進行部分厚度的刻蝕；
采用各向異性刻蝕工藝對所述字線多晶膜層進行剩余部分的刻蝕，以形成字線多晶層；以及
對所述字線多晶層執行離子摻雜工藝，以形成摻雜后的字線多晶層。
2.如權利要求1所述的控制方法，其特征在于，字線多晶膜層涂覆步驟具體包括：
提供一半導體襯底，所述半導體襯底上形成有擦除柵極多晶硅和隔離區，所述隔離區位于所述擦除柵極多晶硅外側，且所述隔離區包圍所述擦除柵極多晶硅設置；以及
在所述半導體襯底上沉積所述字線多晶膜層，所述字線多晶膜層為未進行P型離子和/或N型離子摻雜的非摻雜多晶硅層。
3.如權利要求2所述的控制方法，其特征在于，所述字線多晶膜層的厚度為
4.如權利要求1所述的控制方法，其特征在于，采用各向同性刻蝕工藝對所述字線多晶膜層進行部分厚度的刻蝕具體包括：
采用各向同性干法刻蝕工藝或者濕法刻蝕工藝對所述字線多晶膜層進行部分厚度的刻蝕。
5.如權利要求4所述的控制方法，其特征在于，采用各向同性干法刻蝕工藝或者濕法刻蝕工藝對所述字線多晶膜層進行厚度的刻蝕。
6.如權利要求4所述的控制方法，其特征在于，采用各向同性干法刻蝕工藝的刻蝕氣體包括O2/CF4/N2。
7.如權利要求1所述的控制方法，其特征在于，采用各向異性刻蝕工藝對所述字線多晶膜層進行剩余部分的刻蝕具體包括：
采用各向異性干法刻蝕工藝對所述字線多晶膜層進行剩余部分的刻蝕，以形成字線多晶層。
8.如權利要求1所述的控制方法，其特征在于，對所述字線多晶層執行離子摻雜工藝包括：
對所述字線多晶層執行N型離子摻雜工藝。
9.如權利要求8所述的控制方法，其特征在于，所述N型離子包括磷離子。
10.如權利要求8所述的控制方法，其特征在于，所述離子摻雜工藝的工藝參數為：離子摻雜的能量為2Kev～10Kev，劑量為1E15cm-2～20E15cm-2，所述第一類型離子輕摻雜工藝在離子注入時的入射角度為與所述半導體襯底的表面的垂直線的夾角呈5°～15°。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海華虹宏力半導體制造有限公司，未經上海華虹宏力半導體制造有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202010694344.2/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：閃存存儲器及其制造方法
- 下一篇：一種板樁式錨碇結構及其施工方法
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
