[發明專利]針對高速激活管理集成電路中的功率在審
| 申請號: | 202010693716.X | 申請日: | 2020-07-17 |
| 公開(公告)號: | CN112241197A | 公開(公告)日: | 2021-01-19 |
| 發明(設計)人: | S·S·穆科杰;W·楚 | 申請(專利權)人: | 馬維爾亞洲私人有限公司 |
| 主分類號: | G06F1/3234 | 分類號: | G06F1/3234;G06F1/08;G06F15/78 |
| 代理公司: | 北京市金杜律師事務所 11256 | 代理人: | 馬明月 |
| 地址: | 新加*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 針對 高速 激活 管理 集成電路 中的 功率 | ||
交通工具和控制交通工具的方法。控制交通工具包括:從激活端口提供激活信號以用于在高速激活時間間隔期間激活對一個或多個電子可控設備中的至少一個電子可控設備的控制;以及在高速激活時間間隔期間管理由包括兩個或以上的處理器核心的集成電路消耗的功率。該管理包括:從激活端口接收激活信號;響應于激活信號,由比處理器核心中的全部處理器核心少的處理器核心的第一子集以第一功率水平執行所存儲的代碼的至少一部分;以及在高速激活時間間隔之后,由處理器核心中的一個或多個處理器核心的第二子集以比第一功率水平低的第二功率水平執行所存儲的代碼的至少一部分。
本申請要求于2019年7月17日提交的題為“FREQUENCY SCALING TO REDUCE BOOTTIME”的美國臨時申請專利序列號62/875,439的優先權和權益,其全部內容通過引用合并于此。
技術領域
本公開涉及針對高速激活管理集成電路中的功率。
背景技術
在一些處理器中,時鐘頻率相對于默認時鐘頻率動態地增加,以便在某些條件下提供更高性能。例如,這樣的時鐘頻率增加可能在計算系統已經引導操作系統并且正在執行要求附加處理能力的任務之后發生。時鐘頻率增加通常服從包含處理器的一個或多個核心的數字電路系統和其他電路系統(例如,片上系統(SoC)、CPU、GPU、或其他集成電路的電路系統)的各種功率或溫度工作范圍。
以上描述被呈現作為與本技術領域相關的一般背景,而不應當被解釋為承認其包含的信息中的任何信息構成本專利申請的現有技術。
發明內容
在一個方面,總體上,一種交通工具包括:一個或多個電子可控設備;控制器,其被配置為在高速激活時間間隔期間管理由控制器中的集成電路消耗的功率,控制器被配置為響應于接收到激活信號而控制交通工具中的電子可控設備中的至少一個電子可控設備,控制器包括:被設置在集成電路上的兩個或以上的處理器核心、用于存儲由處理器核心中的兩個或以上的處理器核心可執行的代碼的存儲模塊、以及過驅動管理器,其被配置為引起在高速激活時間間隔期間由比處理器核心中的全部處理器核心少的處理器核心的第一子集以第一功率水平來執行所存儲的代碼的至少一部分,并且在高速激活時間間隔之后由處理器核心中的一個或多個處理器核心的第二子集以比第一功率水平低的第二功率水平來執行所存儲的代碼的至少一部分;以及激活端口,其被配置為提供激活信號以用于激活控制器對電子可控設備中的至少一個電子可控設備的控制。
各方面可以包括以下特征中的一項或多項。
控制器還被配置為在高速激活時間間隔之后由第一子集中的處理器核心以第二功率水平執行所存儲的代碼的至少一部分。
第一子集包括單個處理器核心,并且第二子集包括一個或多個附加處理器核心。
控制器還被配置為在高速激活時間間隔期間防止第二子集中的任何處理器核心對所存儲的代碼中的任何所存儲的代碼的執行。
第一子集和第二子集包括不同的處理器核心。
存儲模塊包括固態驅動器。
過驅動管理器被配置為通過將由第一子集中的處理器核心中的時鐘生成的第一時鐘信號的頻率增加到高于由第二子集中的處理器核心中的時鐘生成的第二時鐘信號的第二頻率來引起以第一功率水平的執行。
過驅動管理器還被配置為通過將第一時鐘信號的電壓的幅度增加到高于默認電壓幅度來引起以第一功率水平的執行。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于馬維爾亞洲私人有限公司,未經馬維爾亞洲私人有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010693716.X/2.html,轉載請聲明來源鉆瓜專利網。





