[發(fā)明專利]一種全閃存陣列寫IO的調(diào)整方法、裝置、設(shè)備及介質(zhì)

有效

• 申請?zhí)枺?/td>: 202010693074.3
• 申請日: 2020-07-17
• 公開（公告）號: CN111880730B
• 公開（公告）日: 2022-07-05
• 發(fā)明（設(shè)計）人: 劉志勇
• 申請（專利權(quán)）人: 北京浪潮數(shù)據(jù)技術(shù)有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 劉志紅

1.一種全閃存陣列寫IO的調(diào)整方法，其特征在于，應(yīng)用于全閃存陣列，包括：

當(dāng)接收到目標(biāo)主機(jī)所發(fā)送的寫IO時，則判斷所述全閃存陣列是否在執(zhí)行垃圾回收機(jī)制；

若所述全閃存陣列在執(zhí)行所述垃圾回收機(jī)制，則獲取所述目標(biāo)主機(jī)發(fā)送所述寫IO的速率，并獲取所述全閃存陣列在執(zhí)行所述垃圾回收機(jī)制時的垃圾回收速率；

根據(jù)所述全閃存陣列的空間使用量對所述全閃存陣列完成所述寫IO的速率進(jìn)行調(diào)整，以使所述目標(biāo)主機(jī)發(fā)送所述寫IO的速率與所述垃圾回收速率保持平衡；

所述根據(jù)所述全閃存陣列的空間使用量對所述全閃存陣列完成所述寫IO的速率進(jìn)行調(diào)整的過程，包括：

計算所述全閃存陣列的空間使用量與所述全閃存陣列的總?cè)萘康哪繕?biāo)占比；

若所述目標(biāo)占比小于第一預(yù)設(shè)值，則按照所述目標(biāo)主機(jī)發(fā)送所述寫IO的速率對所述寫IO進(jìn)行落盤；

若所述目標(biāo)占比大于等于所述第一預(yù)設(shè)值且小于等于第二預(yù)設(shè)值，則將所述寫IO存儲至預(yù)設(shè)數(shù)據(jù)鏈表，并以第一預(yù)設(shè)速率對所述預(yù)設(shè)數(shù)據(jù)鏈表中的所述寫IO進(jìn)行落盤；

若所述目標(biāo)占比大于所述第二預(yù)設(shè)值，則將所述寫IO存儲至所述預(yù)設(shè)數(shù)據(jù)鏈表，并暫停對所述寫IO進(jìn)行落盤；

所述以第一預(yù)設(shè)速率對所述預(yù)設(shè)數(shù)據(jù)鏈表中的所述寫IO進(jìn)行落盤的過程，包括：

分別獲取所述全閃存陣列在執(zhí)行所述垃圾回收機(jī)制時發(fā)起垃圾回收寫IO的第一速率以及完成垃圾回收寫IO的第二速率，并判斷所述第一速率是否大于所述第二速率；

若所述第一速率大于所述第二速率，則判斷所述目標(biāo)占比是否大于等于所述第一預(yù)設(shè)值且小于等于第四預(yù)設(shè)值；其中，所述第四預(yù)設(shè)值為所述第一預(yù)設(shè)值和所述第二預(yù)設(shè)值的平均值；

若所述目標(biāo)占比大于等于所述第一預(yù)設(shè)值且小于等于所述第四預(yù)設(shè)值，則以小于第二預(yù)設(shè)速率的速率值對所述預(yù)設(shè)數(shù)據(jù)鏈表中的所述寫IO進(jìn)行落盤；

若所述目標(biāo)占比大于所述第四預(yù)設(shè)值且小于等于所述第二預(yù)設(shè)值，則暫停對所述寫IO進(jìn)行落盤。

2.根據(jù)權(quán)利要求1所述的調(diào)整方法，其特征在于，還包括：

當(dāng)所述全閃存陣列的空間使用量發(fā)生變化時，則再次執(zhí)行所述計算所述全閃存陣列的空間使用量與所述全閃存陣列的總?cè)萘康哪繕?biāo)占比的步驟；

在暫停對所述寫IO進(jìn)行落盤期間，若所述目標(biāo)占比恢復(fù)到第三預(yù)設(shè)值，則執(zhí)行所述將所述寫IO存儲至預(yù)設(shè)數(shù)據(jù)鏈表，并以第一預(yù)設(shè)速率對所述預(yù)設(shè)數(shù)據(jù)鏈表中的所述寫IO進(jìn)行落盤的步驟；其中，所述第三預(yù)設(shè)值大于所述第一預(yù)設(shè)值且小于所述第二預(yù)設(shè)值。

3.根據(jù)權(quán)利要求1所述的調(diào)整方法，其特征在于，所述判斷所述第一速率是否大于所述第二速率的過程之后，還包括：

若所述第一速率小于等于所述第二速率，則判斷所述目標(biāo)占比是否大于所述第四預(yù)設(shè)值且小于等于所述第二預(yù)設(shè)值；

若所述目標(biāo)占比大于所述第四預(yù)設(shè)值且小于等于所述第二預(yù)設(shè)值，則以小于所述第二預(yù)設(shè)速率的速率值對所述預(yù)設(shè)數(shù)據(jù)鏈表中的所述寫IO進(jìn)行落盤。

4.根據(jù)權(quán)利要求3所述的調(diào)整方法，其特征在于，所述判斷所述目標(biāo)占比是否大于所述第四預(yù)設(shè)值且小于等于所述第二預(yù)設(shè)值的過程之后，還包括：

若所述目標(biāo)占比大于等于所述第一預(yù)設(shè)值且小于等于所述第四預(yù)設(shè)值，則分別獲取所述目標(biāo)主機(jī)發(fā)送所述寫IO的第三速率以及所述全閃存陣列完成所述寫IO的第四速率；

當(dāng)所述第三速率大于所述第四速率時，則以小于第三預(yù)設(shè)速率的速率值對所述預(yù)設(shè)數(shù)據(jù)鏈表中的所述寫IO進(jìn)行落盤；

當(dāng)所述第三速率小于等于所述第四速率時，則以所述全閃存陣列的最大速率對所述預(yù)設(shè)數(shù)據(jù)鏈表中的所述寫IO進(jìn)行落盤。

5.根據(jù)權(quán)利要求4所述的調(diào)整方法，其特征在于，所述第三預(yù)設(shè)速率的數(shù)學(xué)表達(dá)式為：

；

式中，為所述預(yù)設(shè)數(shù)據(jù)鏈表中所掛載的任務(wù)總數(shù)，為所述目標(biāo)占比，為所述第四預(yù)設(shè)值。