[發(fā)明專利]一種存儲(chǔ)設(shè)備

在審

• 申請(qǐng)?zhí)枺?/td>: 202010692596.1
• 申請(qǐng)日: 2020-07-17
• 公開(kāi)（公告）號(hào): CN111833928A
• 公開(kāi)（公告）日: 2020-10-27
• 發(fā)明（設(shè)計(jì)）人: 李旺
• 申請(qǐng)（專利權(quán)）人: 浪潮商用機(jī)器有限公司
• 主分類號(hào): G11C7/22
• 分類號(hào): G11C7/22;G06F1/08
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 薛嬌

1.一種存儲(chǔ)設(shè)備，其特征在于，包括：

處理器，用于輸出預(yù)設(shè)頻率的時(shí)鐘信號(hào)以及數(shù)據(jù)處理指令；

內(nèi)存顆粒模塊，用于根據(jù)所述時(shí)鐘信號(hào)，對(duì)所述數(shù)據(jù)處理指令指定的數(shù)據(jù)進(jìn)行處理；

設(shè)置于所述內(nèi)存顆粒模塊預(yù)設(shè)位置的振蕩消除電路，用于消除所述時(shí)鐘信號(hào)中的振蕩。

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)設(shè)備，其特征在于，所述預(yù)設(shè)位置為所述內(nèi)存顆粒模塊與所述處理器的時(shí)鐘信號(hào)輸出端之間的位置。

3.根據(jù)權(quán)利要求2所述的存儲(chǔ)設(shè)備，其特征在于，所述振蕩消除電路為濾波電路。

4.根據(jù)權(quán)利要求3所述的存儲(chǔ)設(shè)備，其特征在于，所述濾波電路為并聯(lián)于所述處理器的時(shí)鐘信號(hào)輸出端的電容。

5.根據(jù)權(quán)利要求1所述的存儲(chǔ)設(shè)備，其特征在于，所述處理器為CPU。

6.根據(jù)權(quán)利要求1所述的存儲(chǔ)設(shè)備，其特征在于，所述內(nèi)存顆粒模塊中的內(nèi)存顆粒為雙倍數(shù)據(jù)速率DDR4內(nèi)存顆粒。

7.根據(jù)權(quán)利要求1至6任一項(xiàng)所述的存儲(chǔ)設(shè)備，其特征在于，該存儲(chǔ)設(shè)備還包括：

設(shè)置于所述內(nèi)存顆粒模塊中的信號(hào)波形提示電路，用于獲取并提示所述內(nèi)存顆粒模塊中各個(gè)內(nèi)存顆粒接收到的時(shí)鐘信號(hào)的波形。

8.根據(jù)權(quán)利要求7所述的存儲(chǔ)設(shè)備，其特征在于，所述信號(hào)波形提示電路包括設(shè)置于所述內(nèi)存顆粒模塊中的各個(gè)所述內(nèi)存顆粒的時(shí)鐘信號(hào)輸入端的示波器；

其中，所述示波器與所述內(nèi)存顆粒一一對(duì)應(yīng)。