[發明專利]自對準層圖案化

在審

• 申請號: 202010690877.3
• 申請日: 2020-07-17
• 公開（公告）號: CN112242303A
• 公開（公告）日: 2021-01-19
• 發明（設計）人: B·T·曾;Y·K·蕭;J·博邁爾斯
• 申請（專利權）人: IMEC非營利協會
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L21/308
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 胡利鳴;楊潔

一種方法，包括以下步驟：a.通過自對準多重圖案化來在要被圖案化的層(3)上形成規則地間隔開的芯模(4)的第一圖案，b.隨后，在所述芯模(4)的側壁上形成硬掩模間隔物(5)，由此形成第二圖案，所述第二圖案由包括芯模(4)和其側壁上的硬掩模間隔物(5)的組裝件(4，5)來形成，以及c.隨后，在要被圖案化的層(3)中蝕刻所述第二圖案。

技術領域

本發明涉及層圖案化的領域，且更具體而言涉及半導體材料中的平行線的圖案化，尤其是用于鰭式場效應晶體管(FinFET)柵極的形成。

背景技術

當需要半導體材料中的平行線圖案時，典型規程通常是用硬掩模覆蓋該半導體，以通過在硬掩模上光刻來形成光致抗蝕劑材料的平行線，隨后轉移硬掩模中的這些線并最終到半導體材料中。

例如，這一過程準許形成由42nm寬的空間來間隔開的42nm寬的線。然而，形成更窄寬度的線超出了當前光刻工藝的能力。為了提高線的密度，可以使用線倍增工藝，諸如SAMP(自對準多重圖案化)。最簡單的SAMP工藝是SADP(自對準雙重圖案化)。在典型的SADP工藝中，光刻印刷圖案的每一條線將充當硬掩模間隔物將被沉積在其上的核或芯模。硬掩模間隔物存在于芯模的側壁和頂部上。硬掩模間隔物隨后被回刻，直至芯模的頂部被暴露。芯模隨后可通過蝕刻被移除，從而留下由硬掩模間隔物形成的圖案。這一圖案隨后可被轉移在下層中。這一圖案將具有比光刻印刷圖案的節距小一倍的節距。線的密度由此被加倍。在我們的示例中，線和它們之間的空間現在各自是21nm寬。雖然SAMP在當今是例行執行的，但標準SAMP規程形成具有與線間的空間相同寬度的線。然而，這一特征并不總是合需的。因此，現有技術中存在對允許以直接光刻不可達成的節距來形成比線間空間更寬的線的方法的需求。

發明內容

本發明的目標是提供一種用于對層進行圖案化的良好方法。

在第一方面，本發明涉及一種包括以下步驟的方法：

a.通過自對準多重圖案化來在要被圖案化的層(3)上形成規則地間隔開的芯模(4)的第一圖案，

b.隨后，在所述芯模(4)的側壁上形成硬掩模間隔物(5)，由此形成第二圖案，所述第二圖案由包括芯模(4)和其側壁上的硬掩模間隔物(5)的組裝件(4，5)來形成，以及

c.隨后，在要被圖案化的層(3)中蝕刻所述第二圖案。

本發明的這一第一方面提供了允許以直接光刻不可達成的節距來形成比線間空間更寬的線的規程。在背景技術部分中介紹的示例中，這可被解釋成節距保持在42nm，但其中線寬于21nm(例如，28nm)，而它們之間的空間窄于21nm(例如，14nm)。

FinFET的形成需要半導體鰭和覆蓋該鰭的一部分的側面的柵極的形成。鰭的由柵極覆蓋的部分將充當溝道，且柵極將被用來控制流過該溝道的電流。柵極的形成通常通過替代金屬柵(RMG)工藝來完成，涉及在該工藝的早期階段形成啞柵極并在該工藝結束處通過實際柵極堆疊來替換它。啞柵極是旨在占據將最終由實際柵極堆疊來占用的位置的犧牲結構。啞柵極通常由多晶硅形成。如在圖12中描繪的，啞柵極(3)通常由該啞柵極頂部上的硬掩模來保護，并且柵極間隔物(6)覆蓋啞柵極和硬掩模的側面。在RMG工藝的早期階段期間使用的蝕刻步驟期間，硬掩模從頂部保護啞柵極，并且在所述早期階段期間，柵極間隔物從側面保護啞柵極，同時界定將來實際柵極的橫向跨度。當今，為了形成這些啞柵極，SAMP線倍增工藝被用來達成比純通過光刻能達到的柵極寬度更小的柵極寬度。