[發明專利]包括溝槽接觸結構的半導體器件及制造方法

在審

• 申請號: 202010679974.2
• 申請日: 2020-07-15
• 公開（公告）號: CN112234100A
• 公開（公告）日: 2021-01-15
• 發明（設計）人: R·西米尼克;W·貝格納
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/16;H01L29/423;H01L21/336;H01L27/088
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 張凌苗;申屠偉進

包括溝槽接觸結構的半導體器件及制造方法。提出了一種半導體器件。溝槽柵極結構（102）從第一表面（104）沿豎直方向（y）延伸到碳化硅半導體本體（106）中。溝槽接觸結構（108）從第一表面（104）沿豎直方向（y）延伸到碳化硅半導體本體（106）中。第一導電類型的源極區（130）和第二導電類型的本體區（110）鄰接溝槽柵極結構（102）的第一側壁（112）。第二導電類型的二極管區（114）鄰接與第一側壁（1120）相對的溝槽柵極結構（102）的第二側壁（116）。第二導電類型的屏蔽區（118）鄰接溝槽接觸結構（108）的底部（120），其中屏蔽區（118）被布置在距溝槽柵極結構（102）的橫向距離（ld）處。

技術領域

本公開涉及半導體器件，特別地涉及包括在碳化硅半導體本體中的溝槽接觸結構的半導體器件。

背景技術

基于碳化硅（SiC）的半導體器件受益于碳化硅的高帶隙和擊穿強度。然而，在SiC半導體本體和電介質層之間的界面處，電介質層例如是SiC-MOSFET（SiC金屬氧化物半導體場效應晶體管）的晶體管單元的柵極電介質，形成大量的界面狀態（interface state），取決于SiC-MOSFET的操作狀態，界面狀態可以被更多或更少的電荷載流子（charge carrier）占據。占據界面狀態的電荷載流子影響自由電荷載流子的遷移率和濃度，當晶體管單元接通（switch on）時，自由電荷載流子形成場控（field-controlled）晶體管溝道。此外，SiC的高擊穿強度通常沒有被完全利用，因為在柵極電介質中出現的電場強度和柵極電介質的可靠性經常限制SiC-MOSFET的介電強度。

本申請目的在于可以高度利用碳化硅的本征（intrinsic）電擊穿場強度的緊湊SiC半導體器件。

發明內容

本公開的示例涉及一種半導體器件。該半導體器件包括溝槽柵極結構，該溝槽柵極結構沿著豎直方向從第一表面延伸到碳化硅半導體本體中。該半導體器件還包括溝槽接觸結構，該溝槽接觸結構沿著豎直方向從第一表面延伸到碳化硅半導體本體中。該半導體器件還包括鄰接溝槽柵極結構的第一側壁的第一導電類型的源極區和第二導電類型的本體區。該半導體器件還包括第二導電類型的二極管區，該第二導電類型的二極管區鄰接與第一側壁相對的溝槽柵極結構的第二側壁。該半導體器件還包括第二導電類型的屏蔽區，該第二導電類型的屏蔽區鄰接溝槽接觸結構的底部。屏蔽區被布置在距溝槽柵極結構的橫向距離處。

本公開的另一示例涉及一種制造半導體器件的方法。該方法包括形成溝槽柵極結構，該溝槽柵極結構沿著豎直方向從第一表面延伸到碳化硅半導體本體中。該方法還包括形成溝槽接觸結構，該溝槽接觸結構從第一表面延伸到碳化硅半導體本體中。該方法還包括形成第一導電類型的源極區和第二導電類型的本體區，兩者都鄰接溝槽柵極結構的第一側壁。該方法還包括形成鄰接與本體區相對的溝槽柵極結構的第二側壁的第二導電類型的二極管區。該方法還包括形成鄰接溝槽接觸結構的底部的第二導電類型的屏蔽區，其中屏蔽區被布置在距溝槽柵極結構的橫向距離處。

本領域技術人員在閱讀以下詳細描述時并查看附圖時將認識到附加特征和優勢。

附圖說明

包括附圖以提供對實施例的進一步理解，并且被并入本說明書中并構成本說明書的一部分。附圖示出了SiC半導體器件和制造碳化硅器件的方法的示例，并且與說明書一起用于解釋示例的原理。在以下詳細描述和權利要求書中描述了另外的示例。

圖1是用于圖示包括接觸溝槽結構的SiC半導體器件的示意性截面圖。

圖2至4是用于圖示基于圖1的示例的SiC半導體器件的示例的示意性截面圖。

圖5A至5K是用于圖示制造包括接觸溝槽結構的SiC半導體器件的方法的示意性截面圖。

具體實施方式