[發明專利]具有高電壓晶體管的半導體器件

在審

• 申請號: 202010679062.5
• 申請日: 2020-07-15
• 公開（公告）號: CN112289846A
• 公開（公告）日: 2021-01-29
• 發明（設計）人: 白圣權;金兌泳;金鶴善;尹康五;田昌勛;林濬熙
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L27/11529;H01L27/11556;H01L27/11573;H01L27/11582
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 弋桂芬

一種半導體器件包括設置在襯底上的柵極結構。柵極結構具有第一側壁和與第一側壁相反的第二側壁。第一雜質區域設置在襯底的上部部分內。第一雜質區域與第一側壁間隔開。第三雜質區域在襯底的上部部分內。第三雜質區域與第二側壁間隔開。第一溝槽設置在襯底內在第一側壁和第一雜質區域之間。第一溝槽與第一側壁間隔開。第一阻擋絕緣圖案設置在第一溝槽內。

技術領域

本公開涉及半導體器件，更具體地，涉及包括高電壓晶體管的半導體器件。

背景技術

半導體器件可以包括其中形成有存儲單元的存儲單元區域和其中形成有用于驅動存儲單元的外圍電路的外圍區域。形成在外圍區域中的外圍電路可以包括高電壓晶體管，該高電壓晶體管配置為通過幾伏到幾十伏范圍內的電壓操作。高電壓晶體管可以具有優異的操作特性，并且可以形成在襯底的小的有限區域中。

發明內容

半導體器件包括設置在襯底上的柵極結構。在襯底的上部部分存在第一雜質區域。第三雜質區域也在襯底的上部部分。第一溝槽設置在襯底內，并且第一阻擋絕緣圖案設置在第一溝槽內。

柵極結構可以具有第一側壁和與第一側壁相反的第二側壁。第一雜質區域可以與第一側壁間隔開。第三雜質區域可以與第二側壁間隔開。第一溝槽可以在第一側壁和第一雜質區域之間設置的襯底內。第一溝槽可以與第一側壁間隔開。

半導體器件包括形成在襯底上的柵極結構。第一雜質區域形成在襯底內。第二雜質區域形成在襯底內。第三雜質區域形成在襯底內。第四雜質區域形成在襯底內。

第一雜質區域可以與柵極結構的第一側壁間隔開。第二雜質區域可以形成在襯底內在第一側壁和第一雜質區域之間。第二雜質區域可以連接到第一雜質區域。第三雜質區域可以形成在襯底內。第三雜質區域可以與柵極結構的與第一側壁相反的第二側壁間隔開。第四雜質區域可以形成在襯底內在第二側壁和第三雜質區域之間。第四雜質區域可以連接到第三雜質區域。第一阻擋絕緣圖案可以填充形成在襯底內在第一側壁和第一雜質區域之間的第一溝槽。第一阻擋絕緣圖案可以與柵極結構的第一側壁間隔開。第二雜質區域可以沿著襯底的在第一阻擋絕緣圖案下方的表面形成。

半導體器件包括形成在襯底上的柵極結構。第一雜質區域形成在襯底的上部部分內。第二雜質區域形成在襯底內。第三雜質區域形成在襯底的上部部分處。第四雜質區域形成在襯底內。半導體器件還包括絕緣中間層以及第一和第二接觸插塞。

第一雜質區域可以與柵極結構的第一側壁間隔開。第二雜質區域可以形成在襯底內在第一側壁和第一雜質區域之間。第二雜質區域可以連接到第一雜質區域。第三雜質區域可以形成在襯底的上部部分處。第三雜質區域可以與柵極結構的和第一側壁相反的第二側壁間隔開。第四雜質區域可以形成在襯底內在第二側壁和第三雜質區域之間。第四雜質區域可以連接到第三雜質區域。第一阻擋絕緣圖案可以填充形成在襯底內在第一側壁和第一雜質區域之間的第一溝槽。絕緣中間層可以至少部分地覆蓋襯底上的柵極結構。第一和第二接觸插塞可以每個穿過絕緣中間層。第一接觸插塞和第二接觸插塞可以分別接觸第一雜質區域和第三雜質區域。第一阻擋絕緣圖案可以與第一側壁間隔開。第一至第四雜質區域可以摻有相同導電類型的雜質。

附圖說明

通過結合附圖進行的以下詳細描述，將更清楚地理解對本公開及其許多附帶的方面的更完整的認識，其中：

圖1是示出根據本公開的示例性實施方式的半導體器件的平面圖；

圖2是示出在圖1所示的存儲單元區域中形成的存儲單元的示例的剖視圖；

圖3是示出根據本公開的示例性實施方式的高電壓晶體管的剖視圖；

圖4是示出根據本公開的示例性實施方式的高電壓晶體管的平面圖；

圖5是示出根據本公開的示例性實施方式的高電壓晶體管的剖視圖；