[發明專利]存儲裝置及存儲控制方法

有效

• 申請號: 202010667769.4
• 申請日: 2020-07-10
• 公開（公告）號: CN111949211B
• 公開（公告）日: 2023-05-09
• 發明（設計）人: 賴振楠
• 申請（專利權）人: 深圳宏芯宇電子股份有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 深圳市順天達專利商標代理有限公司 44217
• 代理人: 陸軍

1.一種存儲裝置，其特征在于，包括閃存控制器、AI處理器及快閃存儲芯片組，所述閃存控制器分別與所述AI處理器和快閃存儲芯片組連接，其中：

所述閃存控制器，用于在接收到來自主機的AI擴展指令時，將待存儲的原始數據發送到所述AI處理器，并將來自所述AI處理器的標簽數據存儲到所述快閃存儲芯片組；

所述AI處理器，用于使用預設算法將來自所述閃存控制器的所述原始數據轉換為標簽數據，并將所述標簽數據儲發送到所述閃存控制器，由所述閃存控制器將所述標簽數據存儲到快閃存儲芯片組；

所述閃存控制器、AI處理器及快閃存儲芯片組集成到同一印制電路板，且閃存控制器分別通過該印制電路板上的內部總線與AI處理器和快閃存儲芯片組連接；所述印制電路板上還集成有用于連接外部總線的外接接口，且所述外接接口通過印制電路板上的內部總線與閃存控制器連接，所述閃存控制器通過所述外接接口獲取來自主機的AI擴展指令和待存儲的原始數據；

所述閃存控制器在接收到來自主機的一般存儲指令時，將待存儲的原始數據直接存儲到所述快閃存儲芯片組。

2.根據權利要求1所述的存儲裝置，其特征在于，所述外接接口為USB接口、UFS接口、eMMC接口、SD接口、SPI接口、SATA接口、mSATA接口、PCI-E接口、DDR接口、LPDDR接口或GDDR接口。

3.根據權利要求1所述的存儲裝置，其特征在于，所述閃存控制器集成有靜態隨機存取存儲器，并通過所述靜態隨機存取存儲器存儲等待所述閃存控制器發送到AI處理器的所述待存儲的原始數據以及等待所述閃存控制器存儲到所述快閃存儲芯片組的標簽數據；

或者，所述存儲裝置包括與所述閃存控制器相連的動態隨機存取存儲器，并通過所述動態隨機存取存儲器存儲等待所述閃存控制器發送到AI處理器的所述待存儲的原始數據以及等待所述閃存控制器存儲到所述快閃存儲芯片組的標簽數據。

4.根據權利要求1所述的存儲裝置，其特征在于，所述預設算法為AI圖像識別算法、AI語音識別算法、邏輯推理算法。

5.一種存儲控制方法，其特征在于，所述方法由存儲裝置執行，且所述存儲裝置包括閃存控制器、AI處理器及快閃存儲芯片組，所述方法包括：

所述閃存控制器在接收到來自主機的AI擴展指令時，將待存儲的原始數據發送到所述AI處理器；

所述AI處理器使用預設算法將所述原始數據轉換為標簽數據，并將所述標簽數據發送到所述閃存控制器；

所述閃存控制器將所述標簽數據存儲到所述快閃存儲芯片組；

所述閃存控制器、AI處理器及快閃存儲芯片組集成到同一印制電路板，且閃存控制器分別通過該印制電路板上的內部總線與AI處理器和快閃存儲芯片組連接；所述印制電路板上還集成有外接接口，且所述外接接口通過印制電路板上的內部總線與閃存控制器連接；

所述方法還包括：

通過所述存儲裝置的外接接口從主機接收AI擴展指令和待存儲的原始數據；以及

通過所述存儲裝置的外接接口從主機接收一般存儲指令，并根據所述一般存儲指令直接將待存儲的原始數據存儲到所述快閃存儲芯片組。

6.根據權利要求5所述的存儲控制方法，其特征在于，所述閃存控制器集成有靜態隨機存取存儲器，所述方法還包括：

通過所述靜態隨機存取存儲器，存儲等待發送到AI處理器的所述待存儲的原始數據以及等待存儲到所述快閃存儲芯片組的標簽數據。

7.根據權利要求5所述的存儲控制方法，其特征在于，所述存儲裝置包括與所述閃存控制器相連的動態隨機存取存儲器，所述方法還包括：

通過所述動態隨機存取存儲器，存儲等待發送到AI處理器的所述待存儲的原始數據以及等待存儲到所述快閃存儲芯片組的標簽數據。

8.根據權利要求5所述的存儲控制方法，其特征在于，所述預設算法為AI圖像識別算法、AI語音識別算法或邏輯推理算法。