[發明專利]圖像傳感器的像素結構及其形成方法

在審

• 申請號: 202010660129.0
• 申請日: 2020-07-10
• 公開（公告）號: CN113921542A
• 公開（公告）日: 2022-01-11
• 發明（設計）人: 趙立新;付文;黃琨
• 申請（專利權）人: 格科微電子（上海）有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146;H01L21/762
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提供一種圖像傳感器的像素結構及其形成方法，通過在像素子陣列之間設置有背面深槽隔離結構，同一像素子陣列內部的多個像素單元之間沒有背面深槽隔離結構，使得像素子陣列內部相鄰像素單元之間的高能離子注入隔離可以取消或者變窄，減少了高能離子注入所帶來的缺陷和噪聲，提高了圖像傳感器的信噪比。像素子陣列內部允許離子注入隔離區域深度小于感光二極管深度，讓感光二極管底部相互連接，以增加感光二極管的體積，進而提高像素單元的滿阱容量。像素子陣列之間的背面深槽隔離和高能離子注入的顯影周期放大到像素尺寸的數倍大小，顯影后光阻與襯底之間的接觸面積明顯增加，因此顯影過程光阻倒伏的現象可以得到明顯改善，提高了工藝可靠性。

技術領域

本發明涉及一種圖像傳感器的像素結構及其形成方法。

背景技術

CMOS圖像傳感器作為將光信號轉化為數字電信號的器件單元，廣泛應用于智能手機、平板電腦、汽車、醫療等各類新興領域。典型的圖像傳感器通過像素陣列將入射光子轉換成電子或空穴，當一個積分周期完成，收集的電荷通過模擬電路和數字電路轉換成數字信號，傳輸到傳感器的輸出終端。

通常在圖像傳感器的相鄰像素單元之間通過離子注入進行隔離，用以分隔相鄰像素單元的感光二極管，減少像素單元之間的串擾。隨著圖像傳感器制備工藝的提升，像素尺寸在不斷下降。隨著圖像傳感器的像素尺寸降低到亞微米范圍，單個像素單元的面積顯著降低。為了讓每個像素單元繼續提供與原來大尺寸像素單元類似的性能（特別是滿阱容量），圖像傳感器的感光二極管（PD, Photodiode）區域深度隨之提升，以保持適當的感光體積。增加的PD深度對像素單元之間隔離注入的深度提出了更高的要求。雖然現有技術可以在隔離區域對應的晶圓背面位置制作背面深槽隔離結構（BDTI, Backside Deep TrenchIsolation），但是深槽的刻蝕會給半導體襯底材料引入缺陷，需要搭配正面的p型摻雜的離子注入以進行表面鈍化，因為如果采用背面離子注入再在后道工藝中進行熱激活會有較大的工藝挑戰，比如熱激活工藝所帶來的摻雜原子擴散問題，以及后道工藝形成的介質層、金屬硅化物不耐熱的問題。另外，如果采用背面激光退火的激活方式會存在激活深度不足的缺點，導致硅的體內產生明顯暗電流。因此，一般隔離注入均采取正面注入并激活的方式進行。由于PD深度隨工藝發展不斷提升，深層的隔離注入所使用的注入能量也隨之增加。高能離子注入會對硅晶體帶來無法避免的晶格損傷，這種損傷位點容易在硅的能隙中產生缺陷能級，成為額外的噪聲源。

另一方面，高能的深層隔離注入需要使用厚光阻。PD體積的增加使隔離注入深度隨之增加，用于阻擋非注入區域的光阻厚度也隨之增長，搭配像素尺寸的降低，會使顯影后剩余光阻變得細而高。如此形貌的光阻塊重心過高，底部與襯底的接觸面積小，粘附力很難固定住整個光阻，因此顯影過程的溶液流動很可能造成光阻塊的倒伏，造成后續的離子注入失敗。

此外，背面深槽隔離結構的制備也需要使用光刻，隨著像素尺寸的減小，顯影后剩余光阻同樣會面臨底部接觸面積減小，粘附力降低所帶來的顯影過程光阻倒伏現象，工藝可靠性較差。

因此，減少像素單元之間隔離工藝的步驟，增加隔離結構的圖案周期，是優化小像素尺寸圖像傳感器制造工藝所希望的。但是，取消像素單元之間的隔離會使像素單元之間的串擾（Crosstalk）增加，降低圖像傳感器的分辨能力。這是當前業界仍舊普遍在像素陣列中的所有像素單元之間制備完整的隔離注入以及BDTI結構的原因。然而，目前小像素尺寸圖像傳感器往往陣列尺寸巨大，對圖像性能以及讀取速度的要求使實際應用中圖像傳感器主要工作在像素融合（Binning）模式。此模式下，屬于同一像素子陣列的多個像素單元的信號將會被同時讀出作為單一像素處理，所以子陣列內部的像素單元之間的串擾不會對讀出圖像產生影響。同時，像素融合提高了圖像信號的信噪比，并等效增加了滿阱容量。基于此工作模式，子陣列內的像素隔離工藝也可以被進一步優化，從而降低工藝難度并得到更高的滿阱容量。因此提出了本發明，以解決小像素尺寸圖像傳感器的一些制造和性能問題，并提升圖像傳感器在大多數場景下的性能表現。同時，針對本方案可能帶來的一些不良影響也準備了一系列優化方法。

發明內容