[發(fā)明專利]三維半導體存儲器裝置

在審

• 申請?zhí)枺?/td>: 202010656708.8
• 申請日: 2020-07-09
• 公開（公告）號: CN112992861A
• 公開（公告）日: 2021-06-18
• 發(fā)明（設計）人: 金定煥;金鎮(zhèn)浩;田炳現(xiàn);崔暢云
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L27/11521;H01L27/11556;H01L27/11568;H01L27/11582
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 劉久亮;黃綸偉

1.一種半導體存儲器裝置，該半導體存儲器裝置包括：

單元區(qū)域，所述單元區(qū)域限定有多個垂直溝道，所述多個垂直溝道穿過交替地層疊在源極板上的多個電極層和多個層間電介質層；

階梯區(qū)域，所述階梯區(qū)域在平行于所述源極板的頂表面的第一方向上與所述單元區(qū)域相鄰設置，并且所述階梯區(qū)域限定有聯(lián)接至以不同長度延伸的所述多個電極層的多個接觸件；

第一開口，所述第一開口在所述階梯區(qū)域中在垂直方向上穿過所述多個電極層和所述多個層間電介質層；

第二開口，所述第二開口在所述單元區(qū)域中在所述垂直方向上穿過所述多個電極層和所述多個層間電介質層；

多條下布線，所述多條下布線設置在所述源極板下方并與外圍電路聯(lián)接，所述外圍電路限定在所述源極板下方的基板上；

多條頂布線，所述多條頂布線設置在所述多個電極層和所述多個層間電介質層上方并與所述多個接觸件聯(lián)接；以及

多個垂直通孔，所述多個垂直通孔聯(lián)接所述多條下布線和所述多條頂布線，

其中，所述多個垂直通孔包括穿過所述第一開口的多個第一垂直通孔和穿過所述第二開口的多個第二垂直通孔。

2.根據(jù)權利要求1所述的半導體存儲器裝置，

其中，所述多條頂布線包括：

多條第一頂布線，所述多條第一頂布線聯(lián)接至所述第一垂直通孔；以及

多條第二頂布線，所述多條第二頂布線聯(lián)接至所述第二垂直通孔，

其中，所述多條第一頂布線設置在所述階梯區(qū)域中，并且

其中，所述多條第二頂布線的一端設置在所述階梯區(qū)域中，并且所述多條第二頂布線的相對端設置在所述單元區(qū)域中。

3.根據(jù)權利要求2所述的半導體存儲器裝置，其中，聯(lián)接至所述多條第二頂布線的所述多個接觸件比聯(lián)接至所述多條第一頂布線的所述多個接觸件更靠近所述單元區(qū)域。

4.根據(jù)權利要求2所述的半導體存儲器裝置，該半導體存儲器裝置還包括：

多條位線，所述多條位線設置在所述單元區(qū)域中的所述多個電極層上方，

其中，所述多條第一頂布線與所述多條位線設置在相同的層中。

5.根據(jù)權利要求2所述的半導體存儲器裝置，該半導體存儲器裝置還包括：

多條位線，所述多條位線設置在所述單元區(qū)域中的所述多個電極層上方，

其中，所述多條第二頂布線設置在比所述多條位線高的層中。

6.根據(jù)權利要求5所述的半導體存儲器裝置，該半導體存儲器裝置還包括：

多條源極線，所述多條源極線設置在所述單元區(qū)域中的比所述多條位線高的層中，

其中，所述多條第二頂布線與所述多條源極線設置在相同的層中。

7.根據(jù)權利要求1所述的半導體存儲器裝置，

其中，所述外圍電路包括多個傳輸晶體管，并且

其中，所述多個傳輸晶體管設置在所述階梯區(qū)域和所述單元區(qū)域中。

8.根據(jù)權利要求7所述的半導體存儲器裝置，

其中，所述多條下布線包括：

多條第一下布線，所述多條第一下布線聯(lián)接至所述多個第一垂直通孔；以及

多條第二下布線，所述多條第二下布線聯(lián)接至所述多個第二垂直通孔，

其中，所述半導體存儲器裝置還包括：

外圍區(qū)域，所述外圍區(qū)域設置為與所述單元區(qū)域相對地在所述第一方向上與所述階梯區(qū)域相鄰，并且

其中，聯(lián)接至所述多條第一下布線的所述多個傳輸晶體管比聯(lián)接至所述多條第二下布線的所述多個傳輸晶體管更靠近所述外圍區(qū)域。

9.根據(jù)權利要求1所述的半導體存儲器裝置，其中，所述多條頂布線由電阻率比所述多條下布線的電阻率低的材料形成。