[發明專利]一種改善EMI的深溝槽MOS器件及其制造方法

在審

• 申請號: 202010655617.2
• 申請日: 2020-07-09
• 公開（公告）號: CN111668292A
• 公開（公告）日: 2020-09-15
• 發明（設計）人: 薛璐;何軍;胡興正;劉海波
• 申請（專利權）人: 南京華瑞微集成電路有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/336
• 代理公司: 南京瑞華騰知識產權代理事務所(普通合伙) 32368
• 代理人: 梁金娟

本發明公開了一種改善EMI的深溝槽MOS器件及其制造方法。該器件包括襯底、若干層中間外延層和表面外延層，中間外延層和表面外延層內形成有溝槽，溝槽的底部設置在最底層的中間外延層內，溝槽內填充有第二導電類型的雜質，溝槽的兩側的每層中間外延層上側形成若干個第一導電類型的pillar，第一導電類型的pillar的端部深入至溝槽的內部。本發明通過在溝槽的兩側設置若干個第一導電類型的pillar，從而改變溝槽內的第二導電類型的pillar的形狀，使得開關過程中，Coss的充放電會變緩，減小了開關震蕩，降低了開關噪聲，EMI性能得到提升；且由于未增加整體的EPI厚度及光罩層，成本也不會增加。

技術領域

本發明涉及半導體技術領域，具體涉及一種改善EMI的深溝槽MOS器件及其制造方法。

背景技術

普通DeepTrench超結MOS功率管的剖面圖由于其工藝方法的特征，導致P-pillar形貌在是垂直平滑的；在對EMI有高要求的電源適配器類型應用中，P-pillar平滑的形貌會導致MOS開關過程中，Coss充放電快，震蕩大，噪聲多，EMI性能不佳。因此，有必要進行改進。

發明內容

本發明的目的是針對現有技術存在的不足，提供一種改善EMI的深溝槽MOS器件及其制造方法。

為實現上述目的，在第一方面，本發明提供了一種改善EMI的深溝槽MOS器件的制造方法，包括以下步驟：

步驟1，提供第一導電類型的襯底，在所述襯底上制作若干層中間外延層，每層中間外延層的上側注入形成有第一導電類型的重摻雜層，在最上層中間外延層上側制作表面外延層；

步驟2，在所述表面外延層上長掩蔽層，在有源區內的掩蔽層上制作JEFT注入開口，并通過所述JEFT注入開口對表面外延層進行JEFT注入操作，以在表面外延層上形成JEFT注入區；

步驟3，在所述掩蔽層上制作溝槽開口，并通過所述溝槽開口在表面外延層和中間外延層上制作溝槽，溝槽的底部設置在最底層的中間外延層內，向所述溝槽內填充第二導電類型的雜質；

步驟4，執行退火操作，以將所述重摻雜層退火形成端部深入至溝槽內部的第一導電類型的pillar；

步驟5，在表面外延層、JEFT注入區和溝槽的上側長氧化層，并將有源區內的氧化層去除，僅保留終端區的氧化層；

步驟6，在所述氧化層和有源區內的表面外延層的上側長柵氧化層，在有源區內的柵氧化層的上側沉積多晶，并進行多晶摻雜，并刻蝕掉溝槽上側以及有源區與終端區之間的多晶及柵氧化層；

步驟7，在有源區內多晶兩側的表面外延層及多晶執行雜質注入和推阱操作，以形成第一導電類型的重摻雜區，同時對多晶重摻雜；

步驟8，在所述表面外延層、溝槽、第一導電類型的重摻雜區和多晶的上側沉積介質層，在所述介質層上刻蝕形成連接孔；

步驟9，在所述介質層的上側及連接孔內濺射形成金屬層，并將所述金屬層刻蝕形成柵區和源區。

進一步的，所述第一導電類型的重摻雜層的注入元素為磷，注入的能量60-80KeV，注入的劑量1E12-3E12。

進一步的，所述中間外延層包括6至8層。

進一步的，在步驟4中的退火操作前，還在溝槽四周的表面外延層內注入形成有第二導電類型的結區，所述溝槽的上端外側與第二導電類型的結區連接。

進一步的，每層中間外延層的電阻率為1-3Ω.cm，且其厚度為5-7um。