[發明專利]鍵合存儲器件及其制造方法

有效

• 申請號: 202010655610.0
• 申請日: 2018-11-30
• 公開（公告）號: CN111739792B
• 公開（公告）日: 2021-06-08
• 發明（設計）人: 楊盛瑋;夏仲儀;韓坤;李康;王曉光;朱宏斌
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L21/18
• 分類號: H01L21/18;H01L21/768;H01L25/18;H01L27/11573;H01L27/11582
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 楊錫勱;劉柳

公開了由鍵合半導體器件形成的三維(3D)存儲器件以及用于形成三維(3D)存儲器件的方法的實施例。在示例中，一種用于形成鍵合半導體器件的方法包括以下操作。首先，形成第一晶片和第二晶片。第一晶片可以包括襯底之上的功能層。單晶硅可以不是襯底必需的，并且襯底可以不包括單晶硅。可以反轉第一晶片以鍵合到第二晶片上，以形成鍵合半導體器件，因而襯底在功能層的頂部上。可以去除襯底的至少一部分以形成鍵合半導體器件的頂表面。此外，可以在頂表面之上形成鍵合焊盤。

本申請是申請日為2018年11月30日、申請號為201880002772.5、發明名稱為“鍵合存儲器件及其制造方法”的發明專利的分案申請。

背景技術

本公開的實施例涉及鍵合三維(3D)存儲器件及其制造方法。

通過改善工藝技術、電路設計、編程算法和制造工藝，平面存儲單元被縮放到更小尺寸。不過，隨著存儲單元的特征尺寸接近下限，平面工藝和制造技術變得具有挑戰性且成本高昂。結果，平面存儲單元的存儲密度接近上限。

3D存儲器架構能夠解決平面存儲單元中的密度限制。3D存儲器架構包括存儲器陣列和用于控制到和來自存儲器陣列的信號的外圍器件。

發明內容

本文公開了用于形成晶片、以及利用晶片形成鍵合半導體結構的方法和結構的實施例。

在一個示例中，公開了一種用于形成鍵合半導體器件的方法。該方法包括如下操作。首先，形成第一晶片和第二晶片。第一晶片可以包括襯底之上的功能層。在示例中，單晶硅不是襯底必要的。可以反轉第一晶片以鍵合到第二晶片上，以形成鍵合半導體器件，因而襯底在功能層的頂部。可以去除襯底的至少一部分以形成鍵合半導體器件的頂表面。此外，可以在頂表面之上形成鍵合焊盤。

在另一示例中，公開了一種用于形成半導體器件的方法。該方法包括如下操作。首先，可以在襯底之上形成絕緣材料層。在示例中，單晶硅不是襯底必要的。可以對所述絕緣材料層進行圖案化以形成隔離結構和所述隔離結構中的多個溝槽。可以沉積半導體材料以填滿多個溝槽，以在隔離結構中形成多個陣列基礎區域，該隔離結構使多個陣列基礎區域彼此絕緣。此外，可以在多個陣列基礎區域之上形成多個存儲器陣列，并且可以形成絕緣結構以覆蓋多個存儲器陣列和多個陣列基礎區域。

在又一示例中，公開了一種用于形成半導體器件的方法。該方法包括如下操作。首先，可以在襯底之上形成絕緣材料層。在示例中，單晶硅不是襯底必要的。可以在絕緣材料層之上形成半導體材料層。可以對半導體材料層進行圖案化以去除半導體材料層的部分，暴露另一絕緣材料層，并且形成多個陣列基礎區域。可以沉積與絕緣材料層相同的材料以填充由半導體材料層的被去除部分形成的空間、與絕緣材料層連接、并且形成隔離結構。可以在多個陣列基礎區域之上形成多個存儲器陣列，并且可以形成絕緣結構以覆蓋多個存儲器陣列和多個陣列基礎區域。

在另一示例中，公開了一種鍵合半導體器件。該鍵合半導體器件包括晶片之上的功能層。功能層可以包括處于絕緣結構中、與多個存儲器陣列連接并在多個存儲器陣列之上的多個陣列基礎區域。多個陣列基礎區域中的每個的頂表面的尺寸可以與底表面的尺寸不同。功能層還可以包括覆蓋多個陣列基礎區域并使多個陣列基礎區域彼此絕緣的隔離結構。

在不同示例中，公開了一種晶片。晶片可以包括襯底之上的功能層。功能層可以包括襯底之上的隔離結構。隔離結構可以圍繞多個陣列基礎區域并使多個陣列基礎區域彼此絕緣。晶片還可以包括多個陣列基礎區域之上的多個存儲器陣列。多個陣列基礎區域中的每個的頂表面的尺寸可以與底表面的尺寸不同。晶片還可以包括覆蓋多個存儲器陣列和多個陣列基礎區域的絕緣結構、以及處于多個存儲器陣列之上并且處于絕緣結構中的多個互連結構。

附圖說明

被并入本文并形成說明書的一部分的附圖例示了本公開的實施例并與文字描述一起進一步用以解釋本公開的原理，并使相關領域的技術人員能夠做出和使用本公開。