[發明專利]一種基于測試臺的多端口UART功能測試方法在審
| 申請號: | 202010640997.2 | 申請日: | 2020-07-06 |
| 公開(公告)號: | CN111796977A | 公開(公告)日: | 2020-10-20 |
| 發明(設計)人: | 楊超;唐金慧;李文周;張金鳳;吳迪;金榮康 | 申請(專利權)人: | 北京振興計量測試研究所 |
| 主分類號: | G06F11/26 | 分類號: | G06F11/26 |
| 代理公司: | 北京天達知識產權代理事務所(普通合伙) 11386 | 代理人: | 馬東偉 |
| 地址: | 100074 北京*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 基于 測試 多端 uart 功能 方法 | ||
本發明涉及一種基于測試臺的多端口UART功能測試方法,屬于電子元器件檢測技術領域,解決了現有技術難以實現準確、簡單的UART通用功能測試的問題。該方法包括如下步驟:連接待測UART芯片與所述測試臺,并進行連接測試,若連接測試通過,則利用所述測試臺初始化所述待測UART芯片;利用所述測試臺對初始化后的待測UART芯片進行功能測試,其中所述功能測試包括自動軟件流量控制功能;以及所述功能測試還包括接收功能測試、數據發送功能測試和輸出高低電平功能測試中的一個或多個。
技術領域
本發明涉及電子元器件檢測技術領域,尤其涉及一種基于測試臺的多端口UART功能測試方法。
背景技術
UART(Universal Asynchronous Receiver/Transmitter),即通用異步收發器,可以實現數據的串并轉換:一方面,它可以將CPU上的并行數據轉為串行數據,并在總線上傳輸轉化后的串行數據;另一方面,它還可以將總線上的串行數據轉為并行數據,并將轉化后的并行數據傳送給CPU進行響應和處理。串行數據的傳輸具備更高的可靠性,而CPU一般處理并行數據,因此,需要利用UART實現CPU與總線之間數據的串并轉換。UART廣泛應用于各類武器型號系統,同時也是各類數字系統的關鍵器件,其可靠性直接影響到了武器型號系統的可靠性。
UART是RS232、RS485等支持串行異步通信協議的收發器與CPU之間的控制器件,其不僅可以實現串并信號之間的轉換,還能對接收到的數據進行校驗、暫存和簡單的處理。主流的UART芯片具有多個UART控制端口(即多路UART),每個控制端口均可以獨立接收和發送數據,互不影響。當前,大部分核心CPU內部均具有UART控制器模塊,不需要外接UART,但是核心器件內部的UART控制器模塊在功能和資源方面都沒有獨立的UART強大,因此,對可靠性和穩定性要求較高的特殊場所應使用獨立的UART。
然而,由于通用異步收發器內部的寄存器眾多,工作方式多樣,特別是其從裝載數據到從TX端口發出數據的時間不受控,導致對其功能的測試變得特別困難。
發明內容
鑒于上述的分析,本發明旨在提供一種基于測試臺的多端口UART功能測試方法,用以解決現有技術難以實現準確、簡單的UART通用功能測試的問題。
本發明的目的主要是通過以下技術方案實現的:
本發明提供的一種基于測試臺的多端口UART功能測試方法,所述方法包括以下步驟:
連接待測UART芯片與所述測試臺,并進行連接測試,若連接測試通過,則利用所述測試臺初始化所述待測UART芯片;
利用所述測試臺對初始化后的待測UART芯片進行功能測試,其中所述功能測試包括自動軟件流量控制功能;以及
所述功能測試還包括接收功能測試、數據發送功能測試和輸出高低電平功能測試中的一個或多個。
本發明在上述方案的基礎上,還做出了如下改進:
進一步,所述利用所述測試臺初始化所述待測UART芯片,包括:
通過測試臺為待測UART芯片上電,拉高待測UART芯片的RESET管腳;
測試臺等待復位時間后,拉低待測UART芯片的RESET管腳;
測試臺讀取待測UART芯片中所有可讀寄存器的復位狀態,若讀取的各寄存器的復位狀態與相應寄存器的預設狀態均一致,則待測UART芯片初始化通過;否則,重新初始化。
進一步,所述測試臺通過執行以下操作實現所述數據接收功能測試:
測試臺控制待測UART芯片上電復位,并為待測UART芯片施加外部時鐘;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于北京振興計量測試研究所,未經北京振興計量測試研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010640997.2/2.html,轉載請聲明來源鉆瓜專利網。





