[發明專利]一種輸出緩沖器和源極驅動器

在審

• 申請號: 202010636281.5
• 申請日: 2020-07-03
• 公開（公告）號: CN113890527A
• 公開（公告）日: 2022-01-04
• 發明（設計）人: 鐘汶林
• 申請（專利權）人: 武漢杰開科技有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175;H03K19/20
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 唐雙

1.一種輸出緩沖器，其特征在于，所述輸出緩沖器包括前置驅動電路、輸出級電路、第一柵極驅動增強電路和第二柵極驅動增強電路；

所述前置驅動電路包括第一或門和第一與門；

所述輸出級電路包括一第一P型晶體管和一第一N型晶體管；所述第一P型晶體管的柵極VPG通過所述第一柵極驅動增強電路與所述第一或門的輸出端連接，所述第一柵極驅動增強電路用于向所述第一P型晶體管的柵極VPG增加過驅動電壓以增強所述第一P型晶體管的驅動能力；所述第一N型晶體管的柵極VNG通過所述第二柵極驅動增強電路與所述第一與門的輸出端連接，所述第二柵極驅動增強電路用于向所述第一N型晶體管的柵極VNG增加過驅動電壓以增強所述第一N型晶體管的驅動能力。

2.根據權利要求1所述的輸出緩沖器，其特征在于，

所述第一柵極驅動增強電路包括第三反相器、第四反相器、第二P型晶體管、第三P型晶體管、第二N型晶體管、第三N型晶體管、第四N型晶體管和第一升壓電容；

所述第三反相器、所述第四反相器和所述第一升壓電容依次串聯連接，所述第三反相器的輸入端與所述第一或門的輸出端連接；

所述第二P型晶體管的源極與VDDIO接口相連接，所述第二P型晶體管的漏極和所述第二N型晶體管的漏極相連接，所述第二P型晶體管的柵極和所述第二N型晶體管的柵極分別連接于所述第三反相器的輸出端；

所述第三P型晶體管、所述第四N型晶體管和所述第三N型晶體管依次串聯連接，所述第三N型晶體管的柵極與所述第二P型晶體管的漏極相連接，所述第二N型晶體管的源極和所述第一升壓電容遠離所述第四反相器的一端分別連接于所述第三N型晶體管的漏極。

3.根據權利要求2所述的輸出緩沖器，其特征在于，

所述第一升壓電容的容值大于所述第一P型晶體管的第一柵極寄生電容。

4.根據權利要求1所述的輸出緩沖器，其特征在于，

所述第二柵極驅動增強電路包括第五反相器、第六反相器、第四P型晶體管、第五P型晶體管、第六P型晶體管、第五N型晶體管、第六N型晶體管和第二升壓電容；

所述第五反相器、所述第六反相器和所述第二升壓電容依次串聯連接，所述第五反相器的輸入端與所述第一與門的輸出端連接；

所述第六N型晶體管的源極與VSSIO接口相連接，所述第六N型晶體管的漏極和所述第六P型晶體管的漏極相連接，所述第六N型晶體管的柵極和所述第六P型晶體管的柵極分別連接于所述第五反相器的輸出端；

所述第四P型晶體管、所述第五P型晶體管和所述第五N型晶體管依次串聯連接，所述第四P型晶體管的柵極與所述第六N型晶體管的漏極相連接，所述第六P型晶體管的源極和所述第二升壓電容遠離所述第六反相器的一端分別連接于所述第四P型晶體管的漏極。

5.根據權利要求4所述的輸出緩沖器，其特征在于，

所述第二升壓電容的容值大于所述第一N型晶體管的第二柵極寄生電容。

6.根據權利要求1所述的輸出緩沖器，其特征在于，所述輸出緩沖器還包括：

增強電路的控制電路，所述增強電路的控制電路用于根據VDDIO接口的電壓值分別控制所述第一柵極驅動增強電路和所述第二柵極驅動增強電路的工作狀態，以調整向所述第一P型晶體管的柵極VPG和/或所述第一N型晶體管的柵極VNG提供的過驅動電壓的大小。

7.根據權利要求6所述的輸出緩沖器，其特征在于，

所述增強電路的控制電路包括控制總線和VDDIO電壓檢測電路，所述VDDIO電壓檢測電路用于檢測所述VDDIO接口的電壓值，所述控制總線用于根據所述VDDIO接口的電壓值輸出控制信號，以控制所述第一柵極驅動增強電路和所述第二柵極驅動增強電路的工作狀態。