[發明專利]用于高性能互連物理層的裝置、方法和系統在審
| 申請號: | 202010633738.7 | 申請日: | 2013-03-15 |
| 公開(公告)號: | CN111737167A | 公開(公告)日: | 2020-10-02 |
| 發明(設計)人: | V·艾耶;D·S·尤;R·G·布朗肯希普;F·斯帕戈納;A·古普塔 | 申請(專利權)人: | 英特爾公司 |
| 主分類號: | G06F12/0813 | 分類號: | G06F12/0813;G06F12/0815;G06F13/40;G06F13/42;H04L12/933 |
| 代理公司: | 上海專利商標事務所有限公司 31100 | 代理人: | 李煒;黃嵩泉 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 性能 互連 物理層 裝置 方法 系統 | ||
本發明涉及用于高性能互連物理層的裝置、方法和系統。鏈路的重新初始化可以不終止鏈路而發生,其中鏈路包括,發射機和接收機耦合至多個巷道中的每個巷道,鏈路的重新初始化包括在每一個巷道上發射預定義的序列。
本申請是針對分案申請201710038141.6再次提出的分案申請。分案申請201710038141.6是PCT國際申請號為PCT/US2013/032690、國際申請日為2013年3月15日、進入中國國家階段的申請號為201380016998.8,題為“用于傳送數據的方法、裝置和系統”的發明專利的分案申請。
技術領域
本公開案一般涉及計算機開發領域,尤其涉及包括協調相互依賴的受約束系統的軟件開發。
背景技術
半導體處理和邏輯設計中的進展允許增加集成電路器件上存在的邏輯的數量。計算機系統配置必然已經從系統中的單個或多個集成電路演進為個別集成電路上存在的多核、多硬件線程及多邏輯處理器,以及這種處理器內集成的其他接口。處理器或集成電路一般包括單個物理處理器模,其中處理器模可包括任何數量的核、硬件線程、邏輯處理器、接口、存儲器、控制器中樞等。
作為在較小的封裝包內適配更多處理能力的較高能力的結果,較小的計算設備越來越流行。智能電話、平板電腦、超薄筆記本電腦及其他用戶設備呈指數型增長。然而,這些較小設備依賴于服務器來進行數據存儲以及超出規格的復雜處理。因而,也增加了對高性能計算市場(即,服務器空間)的需求。例如,在現代服務器中,一般不僅存在具有多個核的單個處理器,也存在多個物理處理器(也稱為多個插槽(socket))來提高計算能力。但隨著處理能力隨著計算系統中設備數量而增長,插槽及其他設備間的通信變得更為關鍵。
實際上,互連已經從主要處理電子通信的較傳統的多點總線增長為便于快速通信的全面互連基礎結構。不幸的是,由于存在對將來處理器以甚至更高速率進行消耗的需求,對現有互連基礎結構的能力也存在相應的需求。
附圖說明
圖1示出按照一實施例的系統的簡化框圖,該系統包括一系列點對點互連以連接計算機系統中的多個I/O設備;
圖2示出按照一實施例的分層協議棧的簡化框圖;
圖3示出事務描述符的實施例。
圖4示出串行點對點鏈路的實施例。
圖5示出潛在的高性能互連(HPI)系統配置的多個實施例。
圖6示出與HPI相關聯的分層協議棧的實施例。
圖7示出示例狀態機的表示。
圖8示出示例控制超序列。
圖9示出到部分寬度狀態的示例轉換的流程圖。
圖10示出包括多核處理器的計算系統的框圖的實施例。
圖11示出包括多核處理器的計算系統的框圖的另一實施例。
圖12示出處理器的框圖的實施例。
圖13示出包括處理器的計算系統的框圖的另一實施例。
圖14示出包括多個處理器插槽的計算系統的框圖的實施例。
圖15示出計算系統的框圖的另一實施例。
各附圖中的相同附圖標記和名稱表示相同的元件。
具體實施方式
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于英特爾公司,未經英特爾公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010633738.7/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種單分散聚合物金屬復合導電微球的制備方法
- 下一篇:一種板牙扳手





