[發明專利]3D NAND存儲器的形成方法

在審

• 申請號: 202010631723.7
• 申請日: 2020-07-03
• 公開（公告）號: CN111785733A
• 公開（公告）日: 2020-10-16
• 發明（設計）人: 毛曉明
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11582
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 孫佳胤;高德志

一種3D NAND存儲器的形成方法，在所述半導體襯底上形成有犧牲層和隔離層交替層疊的堆疊結構后，形成若干貫穿所述堆疊結構的溝道孔，所述溝道孔側壁依次形成有電荷存儲層、溝道層以及填充層，所述填充層包括位于溝道層表面的第一材料層和位于溝道孔內及堆疊結構頂部表面第二材料層，所述第一材料層與所述第二材料層的材料不相同；刻蝕去除所述溝道孔中部分所述填充層，形成暴露出所述溝道層部分表面的凹槽，且刻蝕時對第二材料層的刻蝕速率大于對第一材料層的刻蝕速率。本發明通過形成特定結構的填充層，通過一步刻蝕工藝刻蝕去除所述溝道孔中的部分填充層，形成暴露出所述溝道層部分表面的凹槽，簡化了工藝步驟，并提高了刻蝕效率。

技術領域

本發明涉及半導體制作領域，尤其涉及一種3D NAND存儲器的形成方法。

背景技術

NAND閃存是一種比硬盤驅動器更好的存儲設備，隨著人們追求功耗低、質量輕和性能佳的非易失存儲產品，在電子產品中得到了廣泛的應用。目前，平面結構的NAND閃存已近實際擴展的極限，為了進一步的提高存儲容量，降低每比特的存儲成本，提出了3D結構的3D NAND存儲器。

現有3D NAND存儲器的形成過程一般包括：在襯底上形成氮化硅層和氧化硅層交替層疊的堆疊層；刻蝕所述堆疊層，在堆疊層中形成溝道孔，在形成溝道孔后，刻蝕溝道孔底部的襯底，在襯底中形成凹槽；在溝道孔底部的凹槽中，通過選擇性外延生長(SelectiveEpitaxial Growth)形成外延硅層，通常該外延硅層也稱作SEG；在所述溝道孔中形成電荷存儲層和位于電荷存儲層上的溝道層，所述溝道層與外延硅層(SEG)連接；在溝道層上形成填充滿溝道孔的填充層；去除氮化硅層，在去除氮化硅層的位置形成控制柵；去除溝道孔中部分厚度的填充層，形成暴露出部分溝道層表面的凹槽；在凹槽中形成與溝道層連接的導電插塞。

但是現有在溝道孔中形成暴露出部分溝道層表面的凹槽工藝較為復雜。

發明內容

本發明所要解決的技術問題是怎樣防止多層堆疊結構的3D NAND存儲器中整層控制柵漏電的問題。

本發明提供了一種3D NAND存儲器的形成方法，包括：

提供半導體襯底，所述半導體襯底上形成有犧牲層和隔離層交替層疊的堆疊結構；

形成若干貫穿所述堆疊結構的溝道孔，所述溝道孔側壁依次形成有電荷存儲層、溝道層以及填充層，所述填充層包括位于溝道層表面的第一材料層和位于溝道孔內及堆疊結構頂部表面第二材料層，所述第一材料層與所述第二材料層的材料不相同；

刻蝕去除所述溝道孔中部分所述填充層，形成暴露出所述溝道層部分表面的凹槽，且刻蝕時對第二材料層的刻蝕速率大于對第一材料層的刻蝕速率；

在所述凹槽中形成導電插塞。

可選的，所述刻蝕去除所述溝道孔中的部分所述填充層的刻蝕工藝為各項同性的濕法刻蝕工藝或者各項同性的干法刻蝕工藝，所述刻蝕整個整個過程中采用的刻蝕參數始終是一致的。

可選的，所述第一材料層的材料為氧化硅或氮化硅，所述第二材料層的材料為氮化硅或氧化硅。

可選的，所述第一材料層的材料為氧化硅，所述第二材料層的材料為氮化硅時，所述刻蝕去除所述溝道孔中的部分所述填充層的刻蝕工藝為各項同性的濕法刻蝕工藝，所述各項同性的濕法刻蝕工藝采用的刻蝕溶液為磷酸溶液。

可選的，所述第一材料層的材料為氮化硅，所述第二材料層的材料為氧化硅時，所述刻蝕去除所述溝道孔中的部分所述填充層的刻蝕工藝為各項同性的濕法刻蝕工藝，所述各項同性的濕法刻蝕工藝采用的刻蝕溶液為氫氟酸溶液。

可選的，所述導電插塞的材料為金屬或摻雜的多晶硅。