[發明專利]Nand Flash的數據糾錯方法、裝置、電子設備及存儲介質

在審

• 申請號: 202010630517.4
• 申請日: 2020-07-03
• 公開（公告）號: CN111813591A
• 公開（公告）日: 2020-10-23
• 發明（設計）人: 朱曉銳;鄧玉良;殷中云;唐越;陳佩純;蘇通
• 申請（專利權）人: 深圳市國微電子有限公司
• 主分類號: G06F11/07
• 分類號: G06F11/07;G06F11/10;G11C29/42
• 代理公司: 深圳市恒申知識產權事務所(普通合伙) 44312
• 代理人: 王海濱

本發明公開了一種Nand Flash的數據糾錯方法，包括：當接收到編程指令時，將預設的數據保持時間及獲取的Nand Flash冗余區的編輯次數輸入預設的Nand Flash誤碼率模型，得到評估的誤碼率；根據評估的誤碼率選取預設的糾錯編碼方案列表中的目標糾錯編碼方案；利用目標糾錯編碼方案對待寫入的數據進行糾錯編碼，得到正確的編碼數據；將編碼數據儲存至Nand Flash數據區，及將目標糾錯編碼方案儲存至Nand Flash冗余區。通過實施本方案，可提高評估誤碼率的準確度，根據誤碼率選擇不同的目標糾錯編碼方案進行糾錯編碼，降低資源占用和功耗，提高Nand Flash處理器在不同誤碼率下的糾錯編碼效率。

技術領域

本發明涉及Nand Flash數據技術領域，尤其涉及一種Nand Flash的數據糾錯方法、裝置、電子設備及存儲介質。

背景技術

3D(Three Dimensions，三維)垂直設計的Nand Flash(閃存)芯片已逐步實現在硅片上進行垂直堆疊的結構設計，以及Nand Flash發展了多比特存儲技術，使得芯片存儲技術從單比特的SLC(Single Level Cel，單層單元)和逐步發展到兩比特MLC(Multi-LevelCell，多層單元)、三比特和四比特等。但是，Nand Flash芯片在使用時，隨著編程/擦除次數的增加，芯片的隧道氧化物的磨損會增大，使得電荷的流失加大，從而導致誤碼率變高。

為了解決上述問題，相關技術在對Nand Flash的數據進行糾錯時，主要是基于最差情況進行ECC代碼設計，如基于1K字節包含70位錯誤的情況進行ECC設計，該技術能夠降低Nand Flash的數據的誤碼率；但是，在Nand Flash的初始使用階段時，由于編輯次數較少，誤碼率也較低，即不同階段的使用，數據的保持時間不同，誤碼率也是不同的，如果基于最差情況進行ECC代碼設計，會造成運算時間和存儲空間的浪費，使得Nand Flash處理器的糾錯效率低。

因此，有必要提出一種新的Nand Flash的數據糾錯技術。

發明內容

本申請提供了一種Nand Flash的數據糾錯方法、裝置、電子設備及存儲介質，可以解決Nand Flash處理器的糾錯效率低的技術問題。

本發明第一方面提供一種Nand Flash的數據糾錯方法，所述方法包括：

當接收到編程指令時，將預設的數據保持時間及獲取的Nand Flash冗余區的編輯次數輸入預設的Nand Flash誤碼率模型，得到評估的誤碼率；

根據所述評估的誤碼率選取預設的糾錯編碼方案列表中的目標糾錯編碼方案；

利用所述目標糾錯編碼方案對待寫入數據進行糾錯編碼，得到正確的編碼數據；

將所述編碼數據儲存至Nand Flash數據區，及將所述目標糾錯編碼方案儲存至所述Nand Flash冗余區。

可選的，所述將預設的數據保持時間及獲取的Nand Flash冗余區的編輯次數輸入預設的Nand Flash誤碼率模型的步驟之前包括：

接收Nand Flash芯片的測試數據，所述測試數據包括：多個不同的映射指標及所述映射指標對應的所述誤碼率，所述映射指標包含所述編輯次數及所述數據保持時間；

分別利用所述映射指標及對應的所述誤碼率按照預設的多項式擬合規則進行建模，得到所述Nand Flash誤碼率模型。

可選的，將預設的數據保持時間及獲取的Nand Flash冗余區的編輯次數輸入預設的Nand Flash誤碼率模型，得到評估的誤碼率的步驟包括：

訪問Nand Flash芯片的所述Nand Flash冗余區；

提取所述Nand Flash冗余區中的所述編輯次數；