[發(fā)明專利]一種基于GPU的規(guī)則稀疏碼分多址SCMA高速并行譯碼方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202010629517.2
• 申請(qǐng)日: 2020-07-03
• 公開(kāi)（公告）號(hào): CN111966404B
• 公開(kāi)（公告）日: 2022-08-05
• 發(fā)明（設(shè)計(jì)）人: 李舒;韓玉璽
• 申請(qǐng)（專利權(quán)）人: 北京航空航天大學(xué)杭州創(chuàng)新研究院
• 主分類號(hào): G06F9/38
• 分類號(hào): G06F9/38;G06F9/50;G06F9/54;H04L1/00;H03M13/29
• 代理公司: 北京慧泉知識(shí)產(chǎn)權(quán)代理有限公司 11232
• 代理人: 李娜

本發(fā)明公開(kāi)了一種基于GPU的規(guī)則SCMA高速并行譯碼方法，所述的譯碼過(guò)程可以分為三個(gè)階段：初始化階段、譯碼和判決階段、結(jié)果回傳階段；初始化階段包括以下步驟1和步驟2，譯碼和判決階段包括以下步驟3～步驟5，以下步驟6是結(jié)果回傳階段；本發(fā)明的譯碼方法包括兩個(gè)層次的并行。第一個(gè)層次是線程塊之間的并行。線程塊和數(shù)據(jù)塊一一對(duì)應(yīng)，各線程塊可以獨(dú)立地并行運(yùn)行。第二個(gè)層次是線程塊內(nèi)各線程之間的并行。本發(fā)明方法計(jì)算效率高，同步開(kāi)銷小。本發(fā)明使用的GPU內(nèi)存分配方法根據(jù)全局內(nèi)存和共享內(nèi)存在訪問(wèn)速度和容量方面的特性，在訪問(wèn)內(nèi)存的效率和空間需求之間取得最優(yōu)平衡，而且訪問(wèn)的局部性好，優(yōu)化了內(nèi)存訪問(wèn)和存儲(chǔ)的效率。

技術(shù)領(lǐng)域

本發(fā)明屬于通信技術(shù)領(lǐng)域，涉及一種基于GPU(Graphics Processing Unit，圖形處理器)的規(guī)則稀疏碼分多址SCMA高速并行譯碼方法。

背景技術(shù)

為了實(shí)現(xiàn)“萬(wàn)物互聯(lián)”，未來(lái)的無(wú)線通信系統(tǒng)需要支持海量終端的連接。為此，各種非正交多址接入技術(shù)，特別是稀疏碼分多址(SCMA,Sparse Code Multiple Access)備受學(xué)術(shù)界和工業(yè)界的關(guān)注。SCMA包括規(guī)則SCMA和非規(guī)則SCMA，其中規(guī)則SCMA構(gòu)造簡(jiǎn)單，與正交多址接入相比，能提供三倍以上的連接數(shù)，是目前研究較為成熟的方案，已有機(jī)構(gòu)向5G移動(dòng)通信標(biāo)準(zhǔn)化組織提交了規(guī)則SCMA的提案。然而SCMA(包括規(guī)則SCMA和非規(guī)則SCMA)譯碼復(fù)雜度很高，即使采用基于因子圖的近似迭代譯碼算法，其復(fù)雜度仍然較高。

另一方面，近年來(lái)GPU技術(shù)得到了迅猛的發(fā)展，一張商業(yè)級(jí)的GPU卡上可以擁有超過(guò)4000個(gè)并行處理的核心，這為并行計(jì)算提供了高性價(jià)比的硬件基礎(chǔ)。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種基于GPU的規(guī)則稀疏碼分多址SCMA高速并行譯碼方法，以解決現(xiàn)有技術(shù)中SCMA譯碼復(fù)雜度高的問(wèn)題，并利用GPU的并行核資源，提高計(jì)算效率。

本發(fā)明一種基于GPU的規(guī)則稀疏碼分多址SCMA高速并行譯碼方法，包括兩個(gè)層次的并行，可以充分利用GPU上的核資源，并根據(jù)全局內(nèi)存和共享內(nèi)存的特性優(yōu)化內(nèi)存分配，提高了訪問(wèn)和存儲(chǔ)效率。整個(gè)譯碼過(guò)程可以分為三個(gè)階段：初始化階段、譯碼和判決階段、結(jié)果回傳階段。初始化階段包括以下步驟1和步驟2，譯碼和判決階段包括以下步驟3～步驟5，以下步驟6是結(jié)果回傳階段。

步驟1：主機(jī)初始化。依次包括：為碼本信息、碼本因子圖信息、接收機(jī)接收到的信號(hào)、信道狀態(tài)信息、譯碼判決的結(jié)果即源比特的對(duì)數(shù)似然比分配內(nèi)存空間，信息和變量的初始化，存儲(chǔ)接收到的信號(hào)和信道狀態(tài)信息并將該信號(hào)和信道狀態(tài)信息按時(shí)間順序分成數(shù)據(jù)塊。

步驟2：GPU初始化。依次包括：GPU全局內(nèi)存分配，主機(jī)將數(shù)據(jù)發(fā)送給GPU，啟動(dòng)GPU的并行譯碼判決線程，GPU分配共享內(nèi)存，將訪問(wèn)頻率高的數(shù)據(jù)從全局內(nèi)存復(fù)制到共享內(nèi)存，初始化數(shù)組和變量。

步驟3：GPU上的譯碼判決線程根據(jù)接收機(jī)接收到的信號(hào)、信道狀態(tài)信息和碼本信息計(jì)算資源節(jié)點(diǎn)的對(duì)數(shù)概率信息。

步驟4：GPU上的譯碼判決線程進(jìn)行若干次迭代，迭代次數(shù)由程序預(yù)先設(shè)定。每次迭代包括更新資源節(jié)點(diǎn)到層節(jié)點(diǎn)的信息和更新層節(jié)點(diǎn)到資源節(jié)點(diǎn)的信息。

步驟5：GPU上的譯碼判決線程根據(jù)資源節(jié)點(diǎn)到層節(jié)點(diǎn)的信息計(jì)算源符號(hào)和源比特的對(duì)數(shù)似然比。

步驟6：主機(jī)將判決結(jié)果即源比特的對(duì)數(shù)似然比從GPU傳回到主機(jī)。

其中，所述的譯碼方法包括兩個(gè)層次的并行：第一個(gè)層次是線程塊之間的并行：在步驟3至步驟5的每個(gè)步驟中，線程塊和數(shù)據(jù)塊一一對(duì)應(yīng)，由于各數(shù)據(jù)塊之間沒(méi)有依賴關(guān)系，所以各線程塊可以獨(dú)立地并行運(yùn)行；第二個(gè)層次是線程塊內(nèi)各線程之間的并行：在步驟3至步驟5的每個(gè)步驟中，每一個(gè)數(shù)據(jù)塊的計(jì)算任務(wù)可以分為若干個(gè)子任務(wù)，將這些子任務(wù)分組，線程塊內(nèi)的一個(gè)線程負(fù)責(zé)一組子任務(wù)，各線程可以并行執(zhí)行，每個(gè)線程完成其所有的子任務(wù)后，進(jìn)行線程塊內(nèi)的線程同步。