[發明專利]具有可配置裸片加電延遲的存儲器

在審

• 申請號: 202010628395.5
• 申請日: 2020-07-02
• 公開（公告）號: CN112185437A
• 公開（公告）日: 2021-01-05
• 發明（設計）人: D·H·希斯科克;M·卡明斯基;J·E·阿爾茨海默;J·H·金特里
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C7/22
• 分類號: G11C7/22
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本文中揭示具有可配置裸片加電延遲的存儲器裝置及系統及相關聯方法。在一個實施例中，存儲器系統包含兩個或兩個以上存儲器裸片。至少一個存儲器裸片具有加電群組端子及加電群組檢測電路系統。所述加電群組檢測電路系統經配置以檢測指派到所述至少一個存儲器裸片的加電群組。所述至少一個存儲器裸片經配置以使其加電操作延遲對應于其被指派到的所述加電群組的時間延遲。以此方式，所述兩個或兩個以上存儲器裸片的加電操作可經錯開以減少所述存儲器系統的峰值電流需求。

技術領域

本發明涉及存儲器系統、裝置及相關聯方法。特定來說，本發明涉及具有可配置裸片加電延遲的存儲器裝置及相關聯系統及方法。

背景技術

存儲器裝置可廣泛用于存儲與各種電子裝置相關的信息，例如計算機、無線通信裝置、相機、數字顯示器及類似物。存儲器裝置經常提供為計算機或其它電子裝置中的內部半導體集成電路及/或外部可卸除裝置。存在許多不同類型的存儲器，包含易失性及非易失性存儲器。易失性存儲器，包含靜態隨機存取存儲器(SRAM)、動態隨機存取存儲器(DRAM)及同步動態隨機存取存儲器(SDRAM)以及其它存儲器，可能需要外加電力源來維持其數據。相比之下，非易失性存儲器即使在無外部供電的情況下也可保持其存儲的數據。非易失性存儲器可用于多種多樣的技術中，包含快閃存儲器(例如NAND及NOR)、相變存儲器(PCM)、鐵電隨機存取存儲器(FeRAM)、電阻式隨機存取存儲器(RRAM)及磁性隨機存取存儲器(MRAM)以及其它存儲器。改進存儲器裝置大體上可包含增加存儲器單元密度、增加讀取/寫入速度或以其它方式減少操作延時、增加可靠性、增加數據保持、降低功耗或降低制造成本等等。

發明內容

根據本發明的一方面，提供一種存儲器系統。所述存儲器系統包括：多個存儲器裝置，所述多個存儲器裝置中的每一者屬于多個群組中的對應者，每一群組與用于起始所述群組的存儲器裝置的加電序列的不同時間延遲相關聯，其中所述多個存儲器裝置中的至少一個存儲器裝置包含經配置以檢測所述至少一個存儲器裝置所屬的所述多個群組中的所述群組的電路系統，且其中，在接收起始加電序列的命令之后，所述至少一個存儲器裝置經配置以使起始所述加電序列延遲對應于所述檢測到的群組的時間延遲。

根據本發明的另一方面，提供一種方法。所述方法包括：接收在作為多個存儲器裝置中的一者的存儲器裝置處起始加電序列的命令；檢測所述存儲器裝置的群組，其中所述群組包括所述多個存儲器裝置的存儲器裝置的子集；及至少部分基于對應于所述檢測到的群組的時間延遲起始所述存儲器裝置的所述加電序列。

根據本發明的又一方面，提供一種存儲器裝置。所述存儲器裝置包括：端子，其與所述存儲器裝置的加電序列相關聯，及電路系統，其電連接到所述端子且經配置以基于在所述端子處接收到的一或多個信號檢測所述存儲器裝置的群組，其中所述存儲器裝置經配置以在接收起始所述加電序列的命令之后，使起始所述加電序列延遲對應于所述群組的時間延遲。

附圖說明

參考附圖可更好地理解本發明的許多方面。圖中的組件不一定是按比例的。反而應將重點放在明確地說明本發明的原理上。圖式不應理解為將本發明限于描繪的特定實施例，而僅是為了解釋及理解。

圖1是示意性地說明根據本發明的各種實施例配置的存儲器系統的框圖。

圖2是示意性地說明根據本發明的各種實施例配置的存儲器裝置的框圖。

圖3A及3B是說明在根據本發明的實施例配置的存儲器系統的加電期間汲取的峰值電流的線圖。

圖4A及4B是說明根據本發明的各種實施例配置的存儲器系統的例程的流程圖。

圖5是包含根據本發明的各種實施例配置的存儲器裝置的系統的示意圖。

具體實施方式