[發明專利]一種CMOS圖像傳感器內的卷積運算電路

有效

• 申請號: 202010625859.7
• 申請日: 2020-07-01
• 公開（公告）號: CN111669527B
• 公開（公告）日: 2021-06-08
• 發明（設計）人: 黃科杰;宋瑞冰;沈海斌
• 申請（專利權）人: 浙江大學
• 主分類號: H04N5/374
• 分類號: H04N5/374;H04N5/378
• 代理公司: 杭州求是專利事務所有限公司 33200
• 代理人: 林超

1.一種CMOS圖像傳感器內的卷積運算電路，其特征在于：

具有作為實現感光和乘加運算的基本單元的像素內電路；

具有主要由若干上述基本單元組成的用于實現陣列卷積運算的像素陣列電路；

所述的基本單元，主要由PMOS晶體管RST及完全相同的四組元件組成，四組元件結構相同，第一組元件包括用于控制讀出的PMOS晶體管RD1、用于控制曝光時間的PMOS晶體管W1、用于感光的光電二極管D1和用于存儲電荷的電容C1，光電二極管D1的1腳與PMOS晶體管W1的2腳相連，PMOS晶體管W1的1腳、PMOS晶體管RD1的2腳均和電容C1的1腳相連，光電二極管D1的2腳和電容C1的2腳接地；四組元件的PMOS管RD1~4的1腳、PMOS晶體管RST的2腳相連接到一起作為互連腳convlink；四組元件的PMOS晶體管W1~W4和PMOS晶體管RD1~RD4的3腳以及PMOS晶體管RST的3腳均連接到外部的開關控制信號，PMOS晶體管RST的1腳接電源電壓。

2.根據權利要求1所述的一種CMOS圖像傳感器內的卷積運算電路，其特征在于：所述的互連腳convlink為雙向的輸入/輸出端口，用于相鄰基本單元之間的連接。

3.根據權利要求1所述的一種CMOS圖像傳感器內的卷積運算電路，其特征在于：所述的像素陣列電路具體組成為：

由各個基本單元按矩陣排列，且矩陣的大小為圖像的長*高；以四個相鄰的基本單元共同構成一個復合單元，復合單元內部的四個基本單元的互連腳convlink直接相連；

在相鄰的兩個復合單元之間，兩個復合單元內部各自連接在一起的互連腳convlink通過一個隔斷管進行連接；

每列上的所有復合單元對應連接一個讀出電路，讀出電路包括一個NMOS晶體管SF、一個NMOS晶體管EN、一個模數轉換器ADC，其中NMOS晶體管SF的3腳與該列上的所有復合單元內部的互連腳convlink連接，NMOS晶體管SF的1腳與NMOS晶體管EN的2腳連接，NMOS晶體管EN的3腳連接用于控制該列復合單元的讀取信號，NMOS晶體管EN的1腳與模數轉換器ADC的輸入端口連接，模數轉換器ADC的輸出端口作為整個電路的輸出端口。

4.根據權利要求3所述的一種CMOS圖像傳感器內的卷積運算電路，其特征在于：所述的隔斷管采用NMOS管。

5.根據權利要求3所述的一種CMOS圖像傳感器內的卷積運算電路，其特征在于：一個所述基本單元代表控制圖像中的一個像素，基本單元中的一組元件代表了圖像像素中的一個通道，具體是以卷積核中一個像素的權重參數代表控制一個基本單元的工作，用卷積核一個像素中一個通道的權重值代表控制一個基本單元中一組元件的PMOS晶體管的導通時間；通過元件中的PMOS晶體管W和PMOS晶體管RD的切換導通控制電容C的充放電，進而控制各組元件的電容C的電壓，實現對單個像素的運算控制。