[發明專利]碳化硅溝槽柵晶體管及其制造方法

在審

• 申請號: 202010625709.6
• 申請日: 2020-07-02
• 公開（公告）號: CN111769156A
• 公開（公告）日: 2020-10-13
• 發明（設計）人: 崔京京;章劍鋒;黃玉恩
• 申請（專利權）人: 瑞能半導體科技股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/336
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 杜立健

本發明公開一種碳化硅溝槽柵晶體管及其制造方法。碳化硅溝槽柵晶體管包括：依次層疊的襯底層、第一外延層、第二外延層；第一溝槽，貫穿第二外延層，并且底部延伸到第一外延層中；第二溝槽，貫穿第二外延層，并且底部延伸到第一外延層中，第二溝槽與第一溝槽的隔開間隔并圍繞第一溝槽的形成；在第一溝槽與第二溝槽之間的述第二外延層形成有源極接觸區和基極接觸區，第一溝槽的內表面配置有絕緣介質膜，并填充有導電介質，第二溝槽中填充有絕緣介質，在第一外延層中的第二溝槽的底部周圍形成有第二導電類型的擴展區域。根據上述碳化硅溝槽柵晶體管，可以降低溝槽柵晶體管的柵介質層所承受的電場強度，同時不會較大影響晶體管的正向電流導通能力。

技術領域

本發明涉及半導體器件領域，具體涉及一種碳化硅溝槽柵晶體管及其制造方法。

背景技術

溝槽柵型MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET，功率金屬氧化物半導體場效應管)晶體管由于其導電溝道垂直設置，消除了傳統平面型MOSFET存在的JFET(JUNCTIONFET，結型場效應管)區，因此具有更加緊湊的元胞結構，且沒有JFET電阻，因而具有更高的正向電流導通密度。

碳化硅溝槽型MOSFET也具備上述溝槽型MOSFET晶體管的所有優勢特征，但是由于碳化硅材料可以承受接近十倍于硅材料的擊穿電場強度，碳化硅MOSFET的柵介質膜在反向阻斷高壓時所承受的電場強度也會接近十倍于硅基MOSFET的柵介質膜所承受的電場強度，根據高斯定理，碳化硅MOSFET的柵介質膜所承受電場強度為其相鄰區域碳化硅材料承受電場強度的2倍以上。因此碳化硅MOSFET柵介質膜的下部尤其是拐角處承受巨大的電場強度，嚴重影響碳化硅MOSFET的長期可靠性。

現有的碳化硅MOSFET制造技術，主要都是依靠引入深PN結，通過PN結包圍隔絕柵極下方絕緣介質層或者通過PN結的耗盡區屏蔽柵極下方絕緣介質層，來降低其所承受的電場強度。

發明內容

但是，本申請發明人發現，這些方法都不可避免的引入了JFET區電阻，犧牲了碳化硅MOSFET的正向導通電流能力。鑒于此，本發明提供一種碳化硅溝槽柵晶體管及其制造方法，可以降低溝槽柵晶體管的柵介質層所承受的電場強度，同時不會較大影響該晶體管的正向電流導通能力。

一方面，本發明實施例提供一種碳化硅溝槽柵晶體管，其特征在于，包括：襯底層；第一外延層，配置為第一導電類型，并層疊于所述襯底層上；第二外延層，配置為第二導電類型，并層疊在所述第一外延層上；第一溝槽，貫穿所述第二外延層，并且底部延伸到所述第一外延層中；第二溝槽，貫穿所述第二外延層，并且底部延伸到所述第一外延層中，所述第二溝槽與所述第一溝槽的隔開間隔并圍繞所述第一溝槽的形成；在所述第一溝槽與所述第二溝槽之間的所述第二外延層形成有源極接觸區和基極接觸區，所述第一溝槽的內表面配置有絕緣介質膜，并填充有導電介質，所述第二溝槽中填充有絕緣介質，在所述第一外延層中的所述第二溝槽的底部周圍形成有所述第二導電類型的擴展區域。

根據本發明一方面的前述任一實施方式，所述擴展區域與所述第二外延層相接且包圍所述第二溝槽的底部，并且所述擴展區域在所述第一外延層中沿著所述襯底層、所述第一外延層、所述第二外延層的層疊方向逐漸變窄。

根據本發明一方面的前述任一實施方式，所述第二溝槽是圍繞所述第一溝槽的方形槽，所述擴展區域在所述第二溝槽的靠近所述第一溝槽側以及與第一溝槽側相反的一側對稱地傾斜形成，在與所述方形槽的一邊與所述層疊方向構成的截面上，所述擴展區域呈等腰梯形狀。

根據本發明一方面的前述任一實施方式，所述第一溝槽和所述第二溝槽向所述第一外延層中延伸的高度相同。

根據本發明一方面的前述任一實施方式，還包括：與所述源極接觸區和所述基極接觸區相接觸地設置有源電極，與所述第一溝槽內的所述導電介質相接觸地設置有柵電極，在所述襯底層的與所述第一外延層的相反側設置有漏電極。