[發(fā)明專利]一種消除失調(diào)電壓影響的帶隙基準(zhǔn)電路

在審

• 申請(qǐng)?zhí)枺?/td>: 202010624828.X
• 申請(qǐng)日: 2020-07-02
• 公開（公告）號(hào): CN111625041A
• 公開（公告）日: 2020-09-04
• 發(fā)明（設(shè)計(jì)）人: 錢棟良
• 申請(qǐng)（專利權(quán)）人: 無錫中科微電子工業(yè)技術(shù)研究院有限責(zé)任公司
• 主分類號(hào): G05F1/46
• 分類號(hào): G05F1/46;G05F1/62;G05F1/56
• 代理公司: 無錫市大為專利商標(biāo)事務(wù)所(普通合伙) 32104
• 代理人: 殷紅梅

1.一種消除失調(diào)電壓影響的帶隙基準(zhǔn)電路，其特征在于，包括折疊式共源共柵運(yùn)放（1）、第一選擇器（21）、第二選擇器（22）、第三選擇器（23）、第四選擇器（24）、偏置電路（3）和雙極帶隙輸出電路（4），其中，所述第一選擇器（21）、第二選擇器（22）、第三選擇器（23）和第四選擇器（24）的結(jié)構(gòu)相同；

所述折疊式共源共柵運(yùn)放（1）具有PMOS和NMOS輸入差動(dòng)對(duì)，所述PMOS輸入差動(dòng)對(duì)用于放大來自所述雙極帶隙輸出電路（4）的兩路信號(hào)vp和vn，所述NMOS輸入差動(dòng)對(duì)用于存儲(chǔ)所述折疊式共源共柵運(yùn)放（1）的失調(diào)電壓；

所述第一選擇器（21）、第二選擇器（22）、第三選擇器（23）和第四選擇器（24）均由兩相不交疊時(shí)鐘cp和cpn控制，能夠周期性切換所述折疊式共源共柵運(yùn)放（1）的連接方式，半個(gè)周期內(nèi)與所述偏置電路（3）相連，另半個(gè)周期內(nèi)與所述雙極帶隙輸出電路（4）相連；

偏置電路（3），用于提供偏置電壓vb3和vb4，當(dāng)所述偏置電壓vb3和vb4被送至所述折疊式共源共柵運(yùn)放（1）時(shí)，所述折疊式共源共柵運(yùn)放（1）進(jìn)入失調(diào)存儲(chǔ)模式，兩個(gè)輸入差動(dòng)對(duì)上的失調(diào)電壓相減抵消，為差動(dòng)放大模式做好準(zhǔn)備；

雙極帶隙輸出電路（4），用于提供兩路信號(hào)vp和vn，當(dāng)所述兩路信號(hào)vp和vn被送至所述折疊式共源共柵運(yùn)放（1）時(shí)，所述折疊式共源共柵運(yùn)放（1）進(jìn)入差動(dòng)放大模式，vp和vn相等，從而輸出不受失調(diào)電壓影響的基準(zhǔn)vref。

2.根據(jù)權(quán)利要求1所述的一種消除失調(diào)電壓影響的帶隙基準(zhǔn)電路，其特征在于，所述折疊式共源共柵運(yùn)放（1）包括：PMOS管MP1、MP2、MP3、MP4、MP5、MP6，NMOS管MN1、MN2、MN3、MN4，電流源I1、I2、I3、I4和電容C1、C2；其中，電流源I1的正極接電源VDD，負(fù)極接PMOS管MP1、MP2的源極，PMOS管MP1、MP2構(gòu)成PMOS輸入差分對(duì)；PMOS管MP1的柵極接inp，漏極接NMOS管MN3的源極和電流源I3的正極；PMOS管MP2的柵極接inn，漏極接NMOS管MN4的源極和電流源I4的正極；電流源I2的負(fù)極接地GND，正極接NMOS管MN1、MN2的源極，NMOS管MN1、MN2構(gòu)成NMOS輸入差分對(duì)；NMOS管MN1的柵極接電容C1的上極板并接到in1，漏極接PMOS管MP3的漏極和MP5的源極；NMOS管MN2的柵極接電容C2的上極板并接到in2，漏極接PMOS管MP4的漏極和MP6的源極；電容C1、C2的下極板和電流源I3、I4的負(fù)極接地GND；NMOS管MN3、MN4共柵并接到vb1，PMOS管MP5、MP6共柵并接到vb0，PMOS管MP3、MP4共柵并接到MP5的漏極和MN3的漏極；PMOS管MP3、MP4的源級(jí)接到電源VDD，PMOS管MP6的漏極和NMOS管MN4的漏極相接并接到out1。

3.根據(jù)權(quán)利要求1所述的一種消除失調(diào)電壓影響的帶隙基準(zhǔn)電路，其特征在于，所述偏置電路（3）包括：PMOS管MP7、MP8，電容C3、C4和PNP管Q1；其中，PMOS管MP7的源極接電源VDD，柵極和漏極接PMOS管MP8的源極和電容C3的上極板并接到vb3；PMOS管MP8的柵極接vb2，漏極接PNP管Q1的發(fā)射極和電容C4的上極板并接到vb4；電容C3、C4的下極板和PNP管Q1的基極、集電極接地GND。