[發明專利]一種三維鐵電存儲器及其制備方法

有效

• 申請號: 202010624170.2
• 申請日: 2020-06-30
• 公開（公告）號: CN111799278B
• 公開（公告）日: 2021-05-07
• 發明（設計）人: 曾斌建;周益春;廖敏
• 申請（專利權）人: 湘潭大學
• 主分類號: H01L27/1159
• 分類號: H01L27/1159;H01L27/11592;H01L27/11597;H01L29/78;H01L21/336
• 代理公司: 北京中政聯科專利代理事務所(普通合伙) 11489
• 代理人: 鄭久興

1.一種三維鐵電存儲器，其特征在于，包括：

基底(1)；以及

設置在所述基底(1)上的導電層(2)；

所述導電層(2)上設置有層疊結構，所述層疊結構包括多層水平排布的隔離層(3)和控制柵電極(4)，且相鄰兩個所述隔離層(3)之間都設有所述控制柵電極(4)；

多個溝槽孔(11)豎直貫穿所述層疊結構，且所述溝槽孔(11)的槽底嵌入所述導電層(2)中；

所述溝槽孔(11)的側壁和槽底依次鋪設有第一介質層(6)、鐵電薄膜層(7)、第二介質層(8)、溝道層(9)和填充層(10)，以形成多個溝槽型存儲單元串(5)；

其中，所述控制柵電極(4)與所述第一介質層(6)、所述鐵電薄膜層(7)、所述第二介質層(8)和所述溝道層(9)共同組成相互串聯的鐵電場效應晶體管。

2.根據權利要求1所述的三維鐵電存儲器，其特征在于，

所述第一介質層(6)、所述鐵電薄膜層(7)、所述第二介質層(8)和所述溝道層(9)的長度小于或等于所述側壁和槽底的長度。

3.根據權利要求1所述的三維鐵電存儲器，其特征在于，

所述基底(1)為半導體襯底，包括：硅(Si)、鍺(Ge)、硅鍺(SiGe)、砷化鎵(GaAs)；

所述導電層(2)為金屬電極或重摻雜的半導體材料。

4.根據權利要求1所述的三維鐵電存儲器，其特征在于，

所述鐵電薄膜層(7)為氧化鉿(HfO₂)、氧化鋯(ZrO₂)、摻雜其他元素的氧化鋯(ZrO₂)或摻雜其他元素的氧化鉿(HfO₂)；

所述摻雜元素包括硅(Si)、鋁(Al)、鋯(Zr)、鑭(La)、鈰(Ce)、鍶(Sr)、镥(Lu)、釓(Gd)、鈧(Sc)、釹(Nd)、鍺(Ge)、氮(N)中的一種或多種。

5.根據權利要求1所述的三維鐵電存儲器，其特征在于，

所述第一介質層(6)和所述第二介質層(8)可以相同，也可以不同；

所述第一介質層(6)和所述第二介質層(8)均為氧化硅(SiO₂)、氮化硅(Si₃N₄)、氮氧化硅(SiON)、氧化鋁(Al₂O₃)、氧化鉿(HfO₂)、氧化鋯(ZrO₂)、氧化鈦(TiO₂)、氧化鑭(La₂O₃)、氮氧硅鉿(HfSiON)、氧化鍺(GeO₂)中的一種或多種。

6.根據權利要求1所述的三維鐵電存儲器，其特征在于，

所述溝道層(9)為多晶硅(Si)、多晶鍺(Ge)或多晶硅鍺(SiGe)；或

摻雜元素的多晶硅(Si)、多晶鍺(Ge)或多晶硅鍺(SiGe)；

所述摻雜元素為硼(B)、磷(P)和砷(As)中的一種或多種。

7.根據權利要求1所述的三維鐵電存儲器，其特征在于，

每個所述溝槽孔(11)的橫截面的形狀為矩形、梯形或“V”型。

8.根據權利要求1所述的三維鐵電存儲器，其特征在于，

所述隔離層(3)為氧化硅(SiO₂)或介電常數小于氧化硅(SiO₂)的介電常數的絕緣材料；

所述控制柵電極(4)為重摻雜的多晶硅、氮化物金屬電極或鎢(W)。