[發明專利]一種多裸片硅堆疊互連結構FPGA

有效

• 申請號: 202010622799.3
• 申請日: 2020-07-01
• 公開（公告）號: CN111710663B
• 公開（公告）日: 2021-12-07
• 發明（設計）人: 徐彥峰;單悅爾;范繼聰;陳波寅;閆華
• 申請（專利權）人: 無錫中微億芯有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L25/16;H01L25/18;H01L23/535
• 代理公司: 無錫華源專利商標事務所(普通合伙) 32228
• 代理人: 過顧佳;聶啟新

本申請公開了一種多裸片硅堆疊互連結構FPGA，涉及FPGA技術領域，該多裸片硅堆疊互連結構FPGA包括基板及其上的硅連接層以及按二維堆疊方式層疊排布在硅連接層上的若干個FPGA裸片，裸片內置有專門的用于信號引出的硅堆疊連接點并通過RDL層連接到連接點引出端，裸片信號經由硅堆疊連接點引出至連接點引出端，連接點引出端再通過硅連接層內的兩個方向的跨裸片連線即可連接到其他裸片，實現裸片之間的二維互連通信；這種級聯結構支持由多個小規模小面積的裸片級聯實現大規模大面積的FPGA產品，減少加工難度，提高芯片生產良率，加快設計速度；同時靈活的集成多種類型裸片，可以快速實現面向不同應用的FPGA產品。

技術領域

本發明涉及FPGA技術領域，尤其是一種多裸片硅堆疊互連結構FPGA。

背景技術

FPGA(Field Programmable Gate Array，現場可編程邏輯門陣列)是一種硬件可編程的邏輯器件，除了應用于移動通信、數據中心等領域，還廣泛應用于集成電路設計中的原型驗證，能夠有效驗證電路功能的正確性，同時加快電路設計速度。原型驗證需要利用FPGA內部的可編程邏輯資源實現電路設計，隨著集成電路規模的不斷增大及復雜功能的實現，對FPGA的可編程邏輯資源的數量的需求不斷提高，后續技術發展和需求的不斷增加，FPGA可編程資源數量會成為更大的瓶頸，給該行業發展提出更大的挑戰。FPGA規模的增加代表芯片面積不斷增大，這樣會導致芯片加工難度的提高以及芯片生產良率的降低。

目前也有部分專利提出了通過硅堆疊互連技術(SSI)來進行芯片互連設計的方法，比如申請號為2016800598883的專利提出了一種無中介層的疊式裸片互連，采用多個分立的互連裸片實現相鄰兩個裸片的信號互連；再比如申請號為2017800501825的專利提出了一種用于硅堆疊互連技術集成的獨立接口，其采用整片中介層作為互連載具實現相鄰兩個IC管芯的信號互連。但上述兩件專利受限于芯片本身以及結構設計的缺陷，都僅能將并排設置的相鄰兩個IC管芯互連，同時僅能實現單一方向的信號互連，因此實際應用時結構的局限性很大，難以滿足大規模集成電路的復雜電路要求。

發明內容

本發明人針對上述問題及技術需求，提出了一種多裸片硅堆疊互連結構FPGA，本發明的技術方案如下：

一種多裸片硅堆疊互連結構FPGA，該多裸片硅堆疊互連結構FPGA包括基板、層疊設置在基板上的硅連接層以及層疊設置在硅連接層上的若干個FPGA裸片，若干個FPGA裸片按照二維堆疊方式排布在硅連接層上，硅連接層覆蓋所有的FPGA裸片；

每個FPGA裸片內包括若干個可配置功能模塊、環于各個可配置功能模塊分布的互連資源模塊、以及連接點引出端，FPGA裸片內的可配置功能模塊至少包括可編程邏輯單元、硅堆疊連接模塊和輸入輸出端口，硅堆疊連接模塊內包括若干個硅堆疊連接點，FPGA裸片內的可編程邏輯單元分別與硅堆疊連接點和輸入輸出端口通過互連資源模塊相連，FPGA裸片內的硅堆疊連接點通過重布線層內的連接線與相應的連接點引出端相連；每個FPGA裸片中的連接點引出端通過硅連接層內的跨裸片連線與其他FPGA裸片中相應的連接點引出端相連，每個FPGA裸片可通過硅連接層內的跨裸片連線與其他任意一個FPGA裸片相連；連通各個FPGA裸片的跨裸片連線在硅連接層內沿著第一方向和第二方向交叉布置，第一方向和第二方向在水平方向上相互垂直；FPGA裸片內的輸入輸出端口通過硅連接層上的硅通孔連接至基板。

其進一步的技術方案為，硅堆疊連接模塊直接與互連資源模塊中的互連開關相連，硅堆疊連接模塊與互連開關之間全互連或部分互連。

其進一步的技術方案為，FPGA裸片內的可配置功能模塊還包括其他功能模塊，其他功能模塊包括DSP模塊和/或BRAM模塊，其他功能模塊分別與硅堆疊連接點和輸入輸出端口通過互連資源模塊相連，可編程邏輯單元、硅堆疊連接模塊和其他功能模塊排布形成二維陣列，硅堆疊連接模塊設置在可編程邏輯單元所在的行列結構中以及其他功能模塊所在的行列結構中。