[發(fā)明專利]一種三維NAND鐵電存儲(chǔ)器及其制備方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010622380.8
• 申請(qǐng)日: 2020-06-30
• 公開(kāi)（公告）號(hào): CN111799263A
• 公開(kāi)（公告）日: 2020-10-20
• 發(fā)明（設(shè)計(jì)）人: 曾斌建;周益春;廖敏
• 申請(qǐng)（專利權(quán)）人: 湘潭大學(xué)
• 主分類號(hào): H01L27/11507
• 分類號(hào): H01L27/11507;H01L27/11509;H01L27/11514;H01L29/66;H01L29/78;H01L29/786;H01L21/34
• 代理公司: 北京中政聯(lián)科專利代理事務(wù)所(普通合伙) 11489
• 代理人: 鄭久興

本發(fā)明公開(kāi)了一種三維NAND鐵電存儲(chǔ)器及其制備方法，其中，三維NAND鐵電存儲(chǔ)器，包括：依次層疊設(shè)置的基底層(1)、導(dǎo)電層(2)和疊構(gòu)層，所述疊構(gòu)層包括交疊設(shè)置的多層隔離層和多層控制柵電極層；及多組通道組，多組通道組中每一組均包括兩個(gè)通道，所述兩個(gè)通道均貫穿疊構(gòu)層設(shè)置，兩個(gè)通道的底端嵌于導(dǎo)電層(2)，且兩個(gè)通道的底端連通，兩個(gè)通道之間設(shè)置有使兩個(gè)通道的控制柵電極層分離開(kāi)的分離層(6)，通道內(nèi)壁上依次設(shè)置有緩沖層(7)、鐵電薄膜層(8)、溝道層(9)，使兩個(gè)通道形成多個(gè)鐵電場(chǎng)效應(yīng)晶體管(13)串聯(lián)組成的通道組(5)。該存儲(chǔ)器的通道組設(shè)置可以獲得更為緊湊的布線，實(shí)現(xiàn)更高密度集成，且可靠性更高。

技術(shù)領(lǐng)域

本發(fā)明涉及存儲(chǔ)器技術(shù)領(lǐng)域，尤其涉及一種三維NAND鐵電存儲(chǔ)器及其制備方法。

背景技術(shù)

晶體管型鐵電存儲(chǔ)器——鐵電場(chǎng)效應(yīng)晶體管(FeFET)是用鐵電薄膜材料替代場(chǎng)效應(yīng)晶體管(MOSFET)中的柵介質(zhì)層，通過(guò)改變鐵電薄膜材料的極化方向來(lái)控制溝道電流的導(dǎo)通和截止，從而實(shí)現(xiàn)信息的存儲(chǔ)。FeFET存儲(chǔ)器具有非易失性、低功耗、讀寫(xiě)速度快等優(yōu)點(diǎn)，且單元結(jié)構(gòu)簡(jiǎn)單，理論存儲(chǔ)密度大。因而，F(xiàn)eFET存儲(chǔ)器被認(rèn)為是最有潛力的新型存儲(chǔ)器之一。

三維集成是實(shí)現(xiàn)高密度FeFET存儲(chǔ)器的重要方向。然而，現(xiàn)有技術(shù)的三維FeFET存儲(chǔ)器還存在不足之處：首先，源極和漏極控制晶體管分別位于存儲(chǔ)單元串的上下兩端，會(huì)影響后續(xù)工藝中的金屬布線；其次，溝道材料采用載流子遷移率較低的多晶硅，使得存儲(chǔ)器的數(shù)據(jù)讀取電壓較大、讀出電流較小；還有，制備過(guò)程中的刻蝕步驟會(huì)損傷介質(zhì)層/緩沖層或者鐵電薄膜層，從而影響存儲(chǔ)器的可靠性。

發(fā)明內(nèi)容

(一)發(fā)明目的

本發(fā)明的目的是提供一種三維NAND鐵電存儲(chǔ)器及其制備方法以解決現(xiàn)有技術(shù)布線不便，讀出電流小和可靠性不足的問(wèn)題。

(二)技術(shù)方案

為解決上述問(wèn)題，本發(fā)明的第一方面提供了一種三維NAND鐵電存儲(chǔ)器，包括：依次層疊設(shè)置的基底層、導(dǎo)電層和疊構(gòu)層，所述疊構(gòu)層包括交疊設(shè)置的多層隔離層和多層控制柵電極層；及多個(gè)通道組，所述多個(gè)通道組中每一個(gè)均包括兩個(gè)通道，兩個(gè)所述通道均貫穿所述疊構(gòu)層設(shè)置，兩個(gè)所述通道的底端嵌于所述導(dǎo)電層，且兩個(gè)所述通道的底端連通，兩個(gè)所述通道之間設(shè)置有使兩個(gè)所述通道的控制柵電極層分離開(kāi)的分離層，所述通道內(nèi)壁上依次設(shè)置有緩沖層、鐵電薄膜層、溝道層，使兩個(gè)所述通道形成多個(gè)鐵電場(chǎng)效應(yīng)晶體管，所述多個(gè)鐵電場(chǎng)效應(yīng)晶體管串聯(lián)組成一個(gè)通道組。

進(jìn)一步地，還包括：填充層，設(shè)置在所述溝道層內(nèi)，用于填滿所述通道組。

進(jìn)一步地，所述基底層為半導(dǎo)體襯底。

進(jìn)一步地，所述導(dǎo)電層為金屬電極或者重?fù)诫s的半導(dǎo)體材料。

進(jìn)一步地，所述隔離層的材料為：二氧化硅或介電常數(shù)小于二氧化硅的絕緣材料。

進(jìn)一步地，所述控制柵電極層的材料為：重?fù)诫s多晶硅、氮化物金屬電極或鎢。

進(jìn)一步地，所述緩沖層的材料為二氧化硅(SiO₂)、氮化硅(Si₃N₄)、氮氧化硅(SiON)、氧化鋁(Al₂O₃)、二氧化鉿(HfO₂)、二氧化鋯(ZrO₂)、二氧化鈦(TiO₂)、氧化鑭(La₂O₃)、氮氧硅鉿(HfSiON)及二氧化鍺(GeO₂)中的一種或多種的組合。