[發(fā)明專利]一種半導(dǎo)體器件的制造方法在審
| 申請?zhí)枺?/td> | 202010621801.5 | 申請日: | 2020-06-30 |
| 公開(公告)號: | CN111739802A | 公開(公告)日: | 2020-10-02 |
| 發(fā)明(設(shè)計)人: | 龔昌鴻;李先濤;胡秀梅;陳建勛;胡展源 | 申請(專利權(quán))人: | 上海華力集成電路制造有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/28 |
| 代理公司: | 上海專利商標(biāo)事務(wù)所有限公司 31100 | 代理人: | 徐偉 |
| 地址: | 201315 上海市浦東新區(qū)中國(上*** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 半導(dǎo)體器件 制造 方法 | ||
本發(fā)明提供了一種半導(dǎo)體器件的制造方法,具體包括:提供襯底,上述襯底上形成有非晶硅層;在上述非晶硅層上形成刻蝕輔助層,上述刻蝕輔助層的上表面平整,上述刻蝕輔助層為單一材質(zhì);以及對上述非晶硅層以及上述刻蝕輔助層進(jìn)行刻蝕,以獲得目標(biāo)厚度的非晶硅層,刻蝕后的非晶硅層的上表面平整。根據(jù)本發(fā)明所提供的半導(dǎo)體器件的制造方法,能夠通過簡單的工藝流程有效地改善非晶硅層表面的平坦度,能夠有效且精確地控制非晶硅層的厚度。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體器件的制造領(lǐng)域,尤其涉及一種鰭型場效應(yīng)晶體管的非晶硅柵極的形成。
背景技術(shù)
自從早年德州儀器的Jack Kilby博士發(fā)明了集成電路之時起,科學(xué)家和工程師已經(jīng)在半導(dǎo)體器件和工藝方面作出了眾多發(fā)明和改進(jìn)。近50年來半導(dǎo)體尺寸已經(jīng)有了明顯的降低,這導(dǎo)致了不斷增長的處理速度和不斷降低的功耗。迄今為止,半導(dǎo)體的發(fā)展大致遵循著摩爾定律,摩爾定律大意是指密集集成電路中晶體管的數(shù)量約每兩年翻倍。現(xiàn)在,半導(dǎo)體工藝正在朝著20nm以下發(fā)展,其中一些公司正在著手14nm工藝。這里只是提供一個參考,硅原子約為0.2nm,這意味著通過20nm工藝制造出的兩個獨(dú)立組件之間的距離僅僅約為一百個硅原子。半導(dǎo)體器件制造因此變得越來越具有挑戰(zhàn)性,并且朝著物理上可能的極限推進(jìn)。
隨著集成電路的發(fā)展,器件尺寸越來越小,集成度越來越高。半導(dǎo)體器件結(jié)構(gòu)已經(jīng)從平面化逐漸向立體化發(fā)展。在此背景下,鰭型場效應(yīng)晶體管應(yīng)運(yùn)而生。鰭型場效應(yīng)晶體管通過設(shè)置鰭型溝道結(jié)構(gòu),能夠有效地彌補(bǔ)短溝道效應(yīng)所導(dǎo)致的器件性能下降。
現(xiàn)行先進(jìn)邏輯芯片鰭型場效應(yīng)晶體管工藝中,柵極厚度控制是電性的關(guān)鍵要素。目前的工藝已經(jīng)發(fā)展到利用非晶硅來形成鰭型場效應(yīng)晶體管的柵極。非晶硅柵極制作的混合層工藝復(fù)雜,最終定義非晶硅柵極高度的等向性刻蝕需同時移除三種不同材質(zhì)薄膜,對刻蝕工藝和負(fù)載效應(yīng)控制難度較大。若芯片內(nèi)負(fù)載效應(yīng)過大,則有可能引發(fā)器件電性不匹配,或偏離設(shè)計目標(biāo)導(dǎo)致測試失敗,沖擊產(chǎn)品良率。
有鑒于此,亟需要一種半導(dǎo)體器件的制造方法,能夠簡單化非晶硅層表面的平坦化工藝,能夠有效地控制非晶硅層的厚度,從而為形成器件性能優(yōu)異的鰭型場效應(yīng)晶體管的柵極提供可能。
發(fā)明內(nèi)容
以下給出一個或多個方面的簡要概述以提供對這些方面的基本理解。此概述不是所有構(gòu)想到的方面的詳盡綜覽,并且既非旨在指認(rèn)出所有方面的關(guān)鍵性或決定性要素亦非試圖界定任何或所有方面的范圍。其唯一的目的是要以簡化形式給出一個或多個方面的一些概念以為稍后給出的更加詳細(xì)的描述之序。
為了解決現(xiàn)有技術(shù)中所存在的問題,本發(fā)明的一方面提供了一種半導(dǎo)體器件的制造方法,具體包括:
提供襯底,上述襯底上形成有非晶硅層;
在上述非晶硅層上形成刻蝕輔助層,上述刻蝕輔助層的上表面平整,上述刻蝕輔助層為單一材質(zhì);以及
對上述非晶硅層以及上述刻蝕輔助層進(jìn)行刻蝕,以獲得目標(biāo)厚度的非晶硅層,刻蝕后的非晶硅層的上表面平整。
在上述的實(shí)施例中,通過形成上表面平整的刻蝕輔助層,能夠使非晶硅層的刻蝕延續(xù)刻蝕輔助層的形貌,從而使得刻蝕后的非晶硅層的上表面平整。通過形成材質(zhì)單一的刻蝕輔助層,能夠在對刻蝕輔助層和非晶硅層組成的堆疊層進(jìn)行刻蝕時,更加容易對整個刻蝕過程進(jìn)行控制,從而獲得目標(biāo)厚度、上表面平整的非晶硅層。
在上述制造方法的一實(shí)施例中,可選的,形成上述刻蝕輔助層進(jìn)一步包括:
在上述非晶硅層上依次形成第一層和第二層;
以上述第一層為停止層平坦化上述第二層的上表面;以及
將上述第一層的材質(zhì)轉(zhuǎn)化為上述第二層的材質(zhì)。
在上述制造方法的一實(shí)施例中,可選的,上述第一層為硅緩沖層,上述第二層為氧化硅層。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華力集成電路制造有限公司,未經(jīng)上海華力集成電路制造有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010621801.5/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





