[發(fā)明專利]一種消息擴(kuò)展電路、方法、芯片、家用電器以及存儲介質(zhì)在審
| 申請?zhí)枺?/td> | 202010621737.0 | 申請日： | 2020-06-30 |
| 公開（公告）號： | CN112003603A | 公開（公告）日： | 2020-11-27 |
| 發(fā)明（設(shè)計）人： | 劉凱 | 申請（專利權(quán)）人： | 上海美仁半導(dǎo)體有限公司 |
| 主分類號： | H03K19/00 | 分類號： | H03K19/00 |
| 代理公司： | 深圳市威世博知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44280 | 代理人： | 瞿璨 |
| 地址： | 201615 上海市松江區(qū)九*** | 國省代碼： | 上海;31 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 消息 擴(kuò)展 電路 方法 芯片 家用電器 以及 存儲 介質(zhì) | ||
1.一種消息擴(kuò)展電路，其特征在于，所述消息擴(kuò)展電路包括：
消息存儲電路，包括第一數(shù)量個存儲單元，被配置為存儲輸入的消息至所述第一數(shù)量個存儲單元中的一個；
多路選擇電路，連接所述第一個數(shù)量個存儲單元，被配置為選擇所述第一個數(shù)量個存儲單元存儲的第一數(shù)量個消息中的第二數(shù)量個消息；
運(yùn)算邏輯電路，連接所述多路選擇電路和所述消息存儲電路，被配置為邏輯運(yùn)算所述第二數(shù)量個消息，得到輸出消息，輸入所述輸出消息至所述消息存儲電路。
2.根據(jù)權(quán)利要求1所述的消息擴(kuò)展電路，其特征在于，
所述消息存儲電路還包括第一數(shù)量個時鐘關(guān)斷單元，所述時鐘關(guān)斷單元的使能端被配置為輸入對應(yīng)的使能信號，所述時鐘關(guān)斷單元的輸入端被配置為輸入時鐘信號，所述時鐘關(guān)斷單元的輸出端連接對應(yīng)的所述存儲單元。
3.根據(jù)權(quán)利要求2所述的消息擴(kuò)展電路，其特征在于，
所述消息存儲電路還包括計數(shù)器；
所述第一數(shù)量個時鐘關(guān)斷單元的使能端連接所述計數(shù)器，所述計數(shù)器被配置為根據(jù)計數(shù)值使能所述第一個數(shù)量個時鐘關(guān)斷單元中的一個，被使能的所述時鐘關(guān)斷單元利用所述時鐘信號驅(qū)動對應(yīng)的所述存儲單元，存儲當(dāng)前時序輸入的一個消息至被使能的所述時鐘關(guān)斷單元對應(yīng)的所述存儲單元。
4.根據(jù)權(quán)利要求3所述的消息擴(kuò)展電路，其特征在于，
所述第一數(shù)量為16，所述計數(shù)器為6bit計數(shù)器，所述計數(shù)器被配置為根據(jù)計數(shù)值的低4bit，使能所述第一數(shù)量個時鐘關(guān)斷單元中的一個。
5.根據(jù)權(quán)利要求1所述的消息擴(kuò)展電路，其特征在于，
所述多路選擇電路包括第二數(shù)量個選擇單元，所述選擇單元包括第一數(shù)量個輸入端，所述第一數(shù)量個輸入端對應(yīng)連接所述第一數(shù)量個存儲單元，所述選擇單元被配置為選擇所述第一數(shù)量個存儲單元中的一個所存儲的消息進(jìn)行輸出。
6.根據(jù)權(quán)利要求5所述的消息擴(kuò)展電路，其特征在于，
所述多路選擇電路還包括計數(shù)器；
所述第二數(shù)量個選擇單元連接所述計數(shù)器，所述選擇單元被配置為根據(jù)所述計數(shù)器的計數(shù)值，選擇所述第一數(shù)量個輸入端中的對應(yīng)的一個輸入端輸入的消息。
7.根據(jù)權(quán)利要求6所述的消息擴(kuò)展電路，其特征在于，
所述第一數(shù)量為16，所述第二數(shù)量為4，所述計數(shù)器為6bit計數(shù)器，所述選擇單元被配置為根據(jù)計數(shù)值的低4bit，選擇所述第一數(shù)量個輸入端中的一個所輸入的消息。
8.根據(jù)權(quán)利要求7所述的消息擴(kuò)展電路，其特征在于，
所述第一數(shù)量個存儲單元的序號依次為0至15，所述選擇單元的第一數(shù)量個輸入端從低位到高位的序號依次為0至15；
所述多路選擇電路包括：
第一選擇單元，所述第一選擇單元的第0位輸入端連接所述N個存儲單元中的第0個存儲單元，所述第0位輸入端之后的輸入端依序與所述第0個存儲單元之后的存儲單元依序一一對應(yīng)連接，所述第一選擇單元的輸出端輸出第一選擇消息；
第二選擇單元，所述第二選擇單元的第0位輸入端連接所述N個存儲單元中的第1個存儲單元，所述第0位輸入端之后的輸入端依序與所述第1個存儲單元之后的存儲單元依序一一對應(yīng)連接，所述第二選擇單元的輸出端輸出第二選擇消息；
第三選擇單元，所述第二選擇單元的第0位輸入端連接所述N個存儲單元中的第9個存儲單元，所述第0位輸入端之后的輸入端依序與所述第9個存儲單元之后的存儲單元依序一一對應(yīng)連接，所述第三選擇單元的輸出端輸出第三選擇消息；
第四選擇單元，所述第二選擇單元的第0位輸入端連接所述N個存儲單元中的第14個存儲單元，所述第0位輸入端之后的輸入端依序與所述第14個存儲單元之后的存儲單元依序一一對應(yīng)連接，所述第四選擇單元的輸出端輸出第四選擇消息。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海美仁半導(dǎo)體有限公司，未經(jīng)上海美仁半導(dǎo)體有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202010621737.0/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
