[發(fā)明專利]集成電路芯片裝置及相關(guān)產(chǎn)品

有效

• 申請?zhí)枺?/td>: 202010617208.3
• 申請日: 2018-02-27
• 公開（公告）號: CN111767997B
• 公開（公告）日: 2023-08-29
• 發(fā)明（設(shè)計）人: 請求不公布姓名
• 申請（專利權(quán)）人: 上海寒武紀信息科技有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06N3/04;G06F17/16
• 代理公司: 廣州三環(huán)專利商標代理有限公司 44202
• 代理人: 熊永強

1.一種集成電路芯片裝置，其特征在于，所述集成電路芯片裝置包括：主處理電路以及多個基礎(chǔ)處理電路；所述主處理電路包括第一映射電路，所述多個基礎(chǔ)處理電路中至少一個電路包括第二映射電路，所述第一映射電路以及所述第二映射電路均用于執(zhí)行神經(jīng)網(wǎng)絡(luò)運算中的各個數(shù)據(jù)的壓縮處理；

所述多個基礎(chǔ)處理電路呈陣列分布；每個基礎(chǔ)處理電路與相鄰的其他基礎(chǔ)處理電路連接，所述主處理電路連接第1行的n個基礎(chǔ)處理電路、第m行的n個基礎(chǔ)處理電路以及第1列的m個基礎(chǔ)處理電路；

所述主處理電路，用于獲取輸入數(shù)據(jù)塊、卷積核數(shù)據(jù)塊以及卷積指令，依據(jù)所述卷積指令將所述輸入數(shù)據(jù)塊劃分為豎向數(shù)據(jù)塊，將所述卷積核數(shù)據(jù)塊劃分為橫向數(shù)據(jù)塊；依據(jù)所述卷積指令的運算控制確定啟動第一映射電路對第一數(shù)據(jù)塊進行處理，得到處理后的第一數(shù)據(jù)塊；所述第一數(shù)據(jù)塊包括所述橫向數(shù)據(jù)塊和/或所述豎向數(shù)據(jù)塊；依據(jù)所述卷積指令將處理后的第一數(shù)據(jù)塊發(fā)送至與所述主處理電路相連的基礎(chǔ)處理電路中的至少一個基礎(chǔ)處理電路；

所述多個基礎(chǔ)處理電路，用于依據(jù)所述卷積指令的運算控制確定是否啟動第二映射電路對第二數(shù)據(jù)塊進行處理，依據(jù)處理后的第二數(shù)據(jù)塊以并行方式執(zhí)行神經(jīng)網(wǎng)絡(luò)中的運算得到運算結(jié)果，并將該運算結(jié)果通過與所述主處理電路連接的基礎(chǔ)處理電路傳輸給所述主處理電路；所述第二數(shù)據(jù)塊為所述基礎(chǔ)處理電路確定的接收所述主處理電路發(fā)送的數(shù)據(jù)塊，所述第二數(shù)據(jù)塊與所述處理后的第一數(shù)據(jù)塊關(guān)聯(lián)；

所述主處理電路，用于將所述運算結(jié)果處理得到所述卷積指令的指令結(jié)果；

所述基礎(chǔ)處理電路，具體用于將基本數(shù)據(jù)塊與該豎向數(shù)據(jù)塊執(zhí)行乘積運算得到乘積結(jié)果，將所述乘積結(jié)果累加得到運算結(jié)果，將所述運算結(jié)果發(fā)送至所述主處理電路；

所述主處理電路，用于對所述運算結(jié)果累加后得到累加結(jié)果，將該累加結(jié)果排列得到所述指令結(jié)果；

所述主處理電路，具體用于將處理后的豎向數(shù)據(jù)塊以及該豎向數(shù)據(jù)塊關(guān)聯(lián)的標識數(shù)據(jù)塊分成多個部分豎向數(shù)據(jù)塊以及所述部分豎向數(shù)據(jù)塊關(guān)聯(lián)的標識數(shù)據(jù)塊，將所述多個部分豎向數(shù)據(jù)塊以及所述多個部分豎向數(shù)據(jù)塊各自關(guān)聯(lián)的標識數(shù)據(jù)塊通過多次廣播至所述基礎(chǔ)處理電路；所述多個部分豎向數(shù)據(jù)塊組合形成所述豎向數(shù)據(jù)塊；

所述基礎(chǔ)處理電路，具體用于啟動所述第二映射電路根據(jù)所述基本數(shù)據(jù)塊關(guān)聯(lián)的標識數(shù)據(jù)塊以及所述部分豎向數(shù)據(jù)塊關(guān)聯(lián)的標識數(shù)據(jù)塊獲得連接標識數(shù)據(jù)塊；根據(jù)所述連接標識數(shù)據(jù)塊對所述基本數(shù)據(jù)塊以及所述部分豎向數(shù)據(jù)塊進行處理得到處理后的基本數(shù)據(jù)塊以及處理后的部分廣播數(shù)據(jù)；對所述處理后的基本數(shù)據(jù)塊以及處理后的部分豎向數(shù)據(jù)塊執(zhí)行卷積運算；

或者，所述基礎(chǔ)處理電路，具體用于啟動所述第二映射電路根據(jù)所述部分豎向數(shù)據(jù)塊關(guān)聯(lián)的標識數(shù)據(jù)塊對所述基本數(shù)據(jù)塊進行處理得到處理后的基本數(shù)據(jù)塊；對所述處理后的基本數(shù)據(jù)塊以及所述部分豎向數(shù)據(jù)塊執(zhí)行卷積運算；

所述主處理電路，具體用于將豎向數(shù)據(jù)塊或者處理后的豎向數(shù)據(jù)塊分成多個部分豎向數(shù)據(jù)塊，將所述多個部分豎向數(shù)據(jù)塊通過多次廣播至所述基礎(chǔ)處理電路；或者，

所述主處理電路，具體用于將所述豎向數(shù)據(jù)塊或者處理后的豎向數(shù)據(jù)塊通過一次廣播至所述基礎(chǔ)處理電路。

2.根據(jù)權(quán)利要求1所述的集成電路芯片裝置，其特征在于，

所述基礎(chǔ)處理電路，具體用于將部分豎向數(shù)據(jù)塊與該基本數(shù)據(jù)塊執(zhí)行一次內(nèi)積處理后得到內(nèi)積處理結(jié)果，將所述內(nèi)積處理結(jié)果累加得到部分運算結(jié)果，將所述部分運算結(jié)果發(fā)送至所述主處理電路；或者，

所述基礎(chǔ)處理電路，具體用于復用n次該部分豎向數(shù)據(jù)塊執(zhí)行該部分豎向數(shù)據(jù)塊與n個該基本數(shù)據(jù)塊的內(nèi)積運算得到n個部分處理結(jié)果，將n個部分處理結(jié)果分別累加后得到n個部分運算結(jié)果，將所述n個部分運算結(jié)果發(fā)送至主處理電路，所述n為大于等于2的整數(shù)。