[發(fā)明專利]一種SoC芯片驗(yàn)證測試系統(tǒng)及方法

有效

• 申請?zhí)枺?/td>: 202010616612.9
• 申請日: 2020-06-30
• 公開（公告）號: CN111858207B
• 公開（公告）日: 2022-03-22
• 發(fā)明（設(shè)計）人: 任智新;李仁剛;張闖;謝志勇;孫頡
• 申請（專利權(quán)）人: 浪潮（北京）電子信息產(chǎn)業(yè)有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22;G06F11/263
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 王云曉

1.一種SoC芯片驗(yàn)證測試系統(tǒng)，其特征在于，包括：控制端，以及與所述控制端連接的多個驗(yàn)證測試平臺，其中：

所述控制端，用于發(fā)送同一個控制指令給至少兩個驗(yàn)證測試平臺，以使所述至少兩個驗(yàn)證測試平臺按照所述控制指令進(jìn)行相應(yīng)操作，獲得至少兩個操作結(jié)果；所述控制指令為控制所述驗(yàn)證測試平臺對SoC芯片的任一個功能點(diǎn)進(jìn)行驗(yàn)證或測試的指令；

所述控制端，還用于接收所述至少兩個驗(yàn)證測試平臺返回的所述至少兩個操作結(jié)果，對比所述至少兩個操作結(jié)果，獲得對比結(jié)果，將所述對比結(jié)果和所述至少兩個操作結(jié)果記錄至所述功能點(diǎn)的遞歸表，并將所述遞歸表存儲至數(shù)據(jù)庫；

其中，所述數(shù)據(jù)庫中記錄有所述SoC芯片的待驗(yàn)證測試功能點(diǎn)，以及所述待驗(yàn)證測試功能點(diǎn)對應(yīng)的測試用例和檢查項(xiàng)，所述控制指令基于所述待驗(yàn)證測試功能點(diǎn)和所述檢查項(xiàng)生成；

其中，所述控制端，還用于利用所述數(shù)據(jù)庫中的數(shù)據(jù)計算所述SoC芯片的驗(yàn)證測試覆蓋率和驗(yàn)證測試缺陷率，并將所述數(shù)據(jù)庫中的數(shù)據(jù)、所述驗(yàn)證測試覆蓋率和驗(yàn)證測試缺陷率進(jìn)行可視化展示；

其中，所述控制端與所述多個驗(yàn)證測試平臺采用星形拓?fù)浣Y(jié)構(gòu)連接。

2.根據(jù)權(quán)利要求1所述的SoC芯片驗(yàn)證測試系統(tǒng)，其特征在于，所述控制端與任一個驗(yàn)證測試平臺采用以太網(wǎng)、Can總線或Uart進(jìn)行通信。

3.根據(jù)權(quán)利要求1所述的SoC芯片驗(yàn)證測試系統(tǒng)，其特征在于，所述控制端與所述多個驗(yàn)證測試平臺中的至少一個驗(yàn)證測試平臺連接，所述至少一個驗(yàn)證測試平臺與所述多個驗(yàn)證測試平臺中的其他驗(yàn)證測試平臺連接。

4.根據(jù)權(quán)利要求3所述的SoC芯片驗(yàn)證測試系統(tǒng)，其特征在于，所述控制端與所述至少一個驗(yàn)證測試平臺采用以太網(wǎng)、Can總線或Uart進(jìn)行通信，所述至少一個驗(yàn)證測試平臺與所述多個驗(yàn)證測試平臺中的其他驗(yàn)證測試平臺采用以太網(wǎng)、Can總線或Uart進(jìn)行通信。

5.根據(jù)權(quán)利要求1至4任一項(xiàng)所述的SoC芯片驗(yàn)證測試系統(tǒng)，其特征在于，所述控制端，還用于配置路由信息至各個驗(yàn)證測試平臺。

6.根據(jù)權(quán)利要求1至4任一項(xiàng)所述的SoC芯片驗(yàn)證測試系統(tǒng)，其特征在于，所述控制端與所述多個驗(yàn)證測試平臺異地設(shè)置。

7.一種SoC芯片驗(yàn)證測試方法，其特征在于，應(yīng)用于連接有多個驗(yàn)證測試平臺的控制端，包括：

發(fā)送同一個控制指令給至少兩個驗(yàn)證測試平臺，以使所述至少兩個驗(yàn)證測試平臺按照所述控制指令進(jìn)行相應(yīng)操作，獲得至少兩個操作結(jié)果；所述控制指令為控制所述驗(yàn)證測試平臺對SoC芯片的任一個功能點(diǎn)進(jìn)行驗(yàn)證或測試的指令；

接收所述至少兩個驗(yàn)證測試平臺返回的所述至少兩個操作結(jié)果，對比所述至少兩個操作結(jié)果，獲得對比結(jié)果，將所述對比結(jié)果和所述至少兩個操作結(jié)果記錄至所述功能點(diǎn)的遞歸表，并將所述遞歸表存儲至數(shù)據(jù)庫；

其中，所述數(shù)據(jù)庫中記錄有所述SoC芯片的待驗(yàn)證測試功能點(diǎn)，以及所述待驗(yàn)證測試功能點(diǎn)對應(yīng)的測試用例和檢查項(xiàng)，所述控制指令基于所述待驗(yàn)證測試功能點(diǎn)和所述檢查項(xiàng)生成；

其中，所述控制端，還用于利用所述數(shù)據(jù)庫中的數(shù)據(jù)計算所述SoC芯片的驗(yàn)證測試覆蓋率和驗(yàn)證測試缺陷率，并將所述數(shù)據(jù)庫中的數(shù)據(jù)、所述驗(yàn)證測試覆蓋率和驗(yàn)證測試缺陷率進(jìn)行可視化展示；

其中，所述控制端與所述多個驗(yàn)證測試平臺采用星形拓?fù)浣Y(jié)構(gòu)連接。