[發明專利]一種可配置的物理層誤碼產生裝置、芯片及設備

有效

• 申請號: 202010603756.0
• 申請日: 2020-06-29
• 公開（公告）號: CN111651311B
• 公開（公告）日: 2023-07-11
• 發明（設計）人: 齊星云;賴明澈;曹繼軍;戴藝;呂方旭;龐征斌;肖燦文;徐佳慶;王強;孫巖;歐洋
• 申請（專利權）人: 中國人民解放軍國防科技大學
• 主分類號: G06F11/22
• 分類號: G06F11/22;G06F11/24
• 代理公司: 湖南兆弘專利事務所(普通合伙) 43008
• 代理人: 譚武藝

本發明公開了一種可配置的物理層誤碼產生裝置、芯片及設備，物理層誤碼產生裝置其特征在于，物理層誤碼產生裝置位于鏈路接收方或鏈路發送方側的物理編碼子層和串并轉換收發器之間，物理層誤碼產生裝置包括配置部件和n個造錯部件，配置部件用于控制造錯部件的造錯概率，造錯部件用于對每條通道上的并行數據的每1位按照指定的概率進行翻轉，造錯部件的數量和物理編碼子層和串并轉換收發器之間通道的數量相同，每一個通道上串接有一個造錯部件。本發明能夠用于在無誤碼或誤碼率較小的實際通信場景中使得物理鏈路上能夠主動產生誤碼，以便于網絡容錯功能測試。

技術領域

本發明涉及高速數字串行通信技術，具體涉及一種可配置的物理層誤碼產生裝置、芯片及設備。

背景技術

在高速數字通信中，傳統的并行傳輸方式已經不能滿足日益增長的通信速率的需求，高速串行傳輸方式隨之產生。在串行通信模式下，相鄰兩個節點之間通過高速串行差分信號進行節點之間的數字通信。發送方待發送的并行數據通過串并轉換收發器（Serdes）轉換成串行的數據流，并發送到物理鏈路上；接收方的Serdes將收到的串行數據流恢復成并行數據，送給接收部件。在很多情況下，為了提高網絡鏈路帶寬，在高速網絡中通常是將多條串行差分鏈路（Lane）綁定，共同提供1個邏輯鏈路。如圖1所示，從物理鏈路上（光纖、電纜、印刷電路板等）到來的每對差分信號經Serdes的n個通道(Serdes?Lane0～Serdes?Lane(n-1))進行串并轉換，形成 m位寬的并行數據； n組 m位寬的數據同時送給PCS（物理編碼子層，Physical?Coding?Sublayer），由PCS進行多路綁定、數據對齊、編解碼等操作，并對上層提供 m* n位的數據寬度。在一種典型的場景下， m=64， n=4，即Serdes的串并轉換寬度為1-64，此端口共有4條通道（lane）。

串行數據流在鏈路上傳輸的時候，可能由于傳輸頻率過高、外部干擾、時鐘抖動等原因，使得傳輸的數據流中出現錯誤，即鏈路誤碼。因此，在高速通信系統中，一個重要的功能部件就是鏈路誤碼處理，包括數據校驗、檢錯和糾錯、數據重傳等，其目的就是為網絡上層提供可靠的數據傳輸通路。

在通信系統的設計中，特別是高速網絡通信芯片的設計中，常常為了測試鏈路誤碼處理系統的正確性，需要花費大量的資源和精力，其中最關鍵的是在鏈路上產生各種接近真實情況的誤碼，以覆蓋絕大多數誤碼測試場景。

目前常用的方法有兩種：模擬測試和在真實物理鏈路上增加干擾。模擬測試可以在鏈路上造成設計者預期的錯誤，但無法實現真實環境下錯誤場景，其測試覆蓋率較小；在真實物理鏈路上增加干擾的確可以復現真實錯誤場景，但成本過高，不易查錯，一般需要在芯片生產回來后才能進行，很難在設計階段進行對應的測試。因此，需要一種在芯片內模擬真實物理鏈路誤碼的方法和裝置，以便在設計階段對通信系統進行各種邊界和異常測試，同時在芯片生產回來后可以通過內置的誤碼產生裝置對芯片的誤碼處理功能進行壓力測試。

發明內容

本發明要解決的技術問題：針對現有技術的上述問題，提供一種可配置的物理層誤碼產生裝置、芯片及設備，本發明能夠用于在無誤碼或誤碼率較小的實際通信場景中使得物理鏈路上能夠主動產生誤碼，以便于網絡容錯功能測試。

為了解決上述技術問題，本發明采用的技術方案為：