[發(fā)明專利]具有高適應(yīng)性的芯片休眠喚醒控制系統(tǒng)及控制方法有效
| 申請?zhí)枺?/td> | 202010601245.5 | 申請日: | 2020-06-29 |
| 公開(公告)號: | CN111522593B | 公開(公告)日: | 2020-10-27 |
| 發(fā)明(設(shè)計)人: | 王于波;李德建;王小曼;劉暢;唐曉柯;楊立新 | 申請(專利權(quán))人: | 北京智芯微電子科技有限公司;國網(wǎng)信息通信產(chǎn)業(yè)集團(tuán)有限公司;國網(wǎng)江蘇省電力有限公司信息通信分公司;國家電網(wǎng)有限公司 |
| 主分類號: | G06F9/4401 | 分類號: | G06F9/4401;G06F15/78 |
| 代理公司: | 北京潤平知識產(chǎn)權(quán)代理有限公司 11283 | 代理人: | 肖冰濱;王曉曉 |
| 地址: | 100192 北京市海淀區(qū)*** | 國省代碼: | 北京;11 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 具有 適應(yīng)性 芯片 休眠 喚醒 控制系統(tǒng) 控制 方法 | ||
本發(fā)明公開了一種具有高適應(yīng)性的芯片休眠喚醒控制系統(tǒng)和方法,該芯片休眠喚醒控制系統(tǒng)包括兩個時鐘域,兩個時鐘域為LCLK時鐘域和總線SYSCLK時鐘域,以使得系統(tǒng)控制和時鐘控制分別在總線SYSCLK時鐘域和LCLK時鐘域中進(jìn)行,其中,LCLK時鐘域的頻率小于總線SYSCLK時鐘域的頻率;并且其中,總線SYSCLK時鐘域設(shè)置有系統(tǒng)控制模塊,LCLK時鐘域設(shè)置有時鐘控制模塊,系統(tǒng)控制模塊的輸出端與時鐘控制模塊的輸入端相連接,以使得系統(tǒng)控制模塊在總線SYSCLK時鐘域產(chǎn)生第一控制信號,并將第一控制信號直接發(fā)送至?xí)r鐘控制模塊,以在LCLK時鐘域中進(jìn)行時鐘控制。本發(fā)明采用雙時鐘域來控制芯片休眠和喚醒,從而可以有效處理開關(guān)時鐘振蕩器帶來的毛刺問題,適應(yīng)性高,穩(wěn)定性好。
技術(shù)領(lǐng)域
本發(fā)明是關(guān)于主控芯片的功耗控制技術(shù)領(lǐng)域,特別是關(guān)于一種具有高適應(yīng)性的芯片休眠喚醒控制系統(tǒng)及控制方法。
背景技術(shù)
隨著微電子技術(shù)的高速發(fā)展,移動領(lǐng)域設(shè)備大多使用電池供電,比如手機(jī)、移動物聯(lián)網(wǎng)終端、可穿戴設(shè)備等,對芯片的功耗提出了嚴(yán)苛的要求。在這些設(shè)備中控制芯片具有不可或缺的地位,特別是主控芯片(Micro Control Unit,MCU),已經(jīng)成為目前應(yīng)用最為廣泛的系統(tǒng)級芯片(System on Chip, SOC)芯片之一。隨著設(shè)計復(fù)雜度和制造集成度的不斷提升,主控芯片的功耗控制是技術(shù)人員在設(shè)計中需要考慮的重要因素。
目前廣泛應(yīng)用的系統(tǒng)框架如圖1所示。其中整個控制模塊都在一個時鐘域,在進(jìn)出休眠喚醒模式的時候,需要硬件自動打開或者關(guān)閉時鐘振蕩器。當(dāng)系統(tǒng)進(jìn)入休眠,由系統(tǒng)控制模塊產(chǎn)生SYSCLK域控制信號到時鐘控制模塊,時鐘控制模塊產(chǎn)生SYSCLK域的控制信號關(guān)閉時鐘振蕩器;當(dāng)系統(tǒng)喚醒時,由系統(tǒng)控制模塊給出異步復(fù)位信號打開時鐘振蕩器。
然而,現(xiàn)有的休眠、喚醒方案在打開時鐘振蕩器的時候,由于震蕩電路本身的原因會產(chǎn)生不穩(wěn)定的時鐘,可能會產(chǎn)生毛刺。在關(guān)閉時鐘的時候,時鐘有相位延遲,也可能產(chǎn)生毛刺。毛刺的產(chǎn)生對電路會產(chǎn)生不良影響,嚴(yán)重的時候會導(dǎo)致芯片功能錯誤,在芯片設(shè)計中時鐘毛刺問題令工程師非常頭痛。傳統(tǒng)方式要求模擬時鐘震蕩器加入復(fù)雜的邏輯來避免打開和關(guān)閉時鐘振蕩器時產(chǎn)生毛刺。這增加了模擬時鐘振蕩器的設(shè)計復(fù)雜程度,尤其現(xiàn)有的MCU中都有多個時鐘源,從而大大增加了芯片的面積和功耗。由于傳統(tǒng)方案只有單一時鐘控制,當(dāng)時鐘關(guān)閉后只能通過異步復(fù)位打開時鐘振蕩器,這部分電路非常敏感,芯片管腳上有干擾信號可能會誤喚醒芯片。為了解決這個問題,需要在電路板上增加濾波電路,然而這樣會增加芯片的應(yīng)用成本,而且對時鐘振蕩器和應(yīng)用電路板都有特殊要求,適應(yīng)性比較窄。
公開于該背景技術(shù)部分的信息僅僅旨在增加對本發(fā)明的總體背景的理解,而不應(yīng)當(dāng)被視為承認(rèn)或以任何形式暗示該信息構(gòu)成已為本領(lǐng)域一般技術(shù)人員所公知的現(xiàn)有技術(shù)。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種具有高適應(yīng)性的芯片休眠喚醒控制系統(tǒng)及方法,其采用雙時鐘域控制芯片休眠和喚醒,適應(yīng)性高,穩(wěn)定性好。
為實(shí)現(xiàn)上述目的,本發(fā)明提供了一種具有高適應(yīng)性的芯片休眠喚醒控制系統(tǒng),該芯片休眠喚醒控制系統(tǒng)包括兩個時鐘域,兩個時鐘域為LCLK時鐘域和總線SYSCLK時鐘域,以使得系統(tǒng)控制和時鐘控制分別在總線SYSCLK時鐘域和LCLK時鐘域中進(jìn)行,其中,LCLK時鐘域的頻率小于總線SYSCLK時鐘域的頻率;并且其中,總線SYSCLK時鐘域設(shè)置有系統(tǒng)控制模塊,LCLK時鐘域設(shè)置有時鐘控制模塊,系統(tǒng)控制模塊的輸出端與時鐘控制模塊的輸入端相連接,以使得系統(tǒng)控制模塊在總線SYSCLK時鐘域產(chǎn)生第一控制信號,并將第一控制信號直接發(fā)送至?xí)r鐘控制模塊,以在LCLK時鐘域中進(jìn)行時鐘控制。
在一優(yōu)選的實(shí)施方式中,總線SYSCLK時鐘域還設(shè)置有門控單元和時鐘振蕩器,時鐘振蕩器與門控單元相連接,門控單元的輸出端與系統(tǒng)控制模塊的輸入端相連接,時鐘控制模塊的輸出端分別與門控單元的輸入端以及時鐘振蕩器的輸入端相連接。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于北京智芯微電子科技有限公司;國網(wǎng)信息通信產(chǎn)業(yè)集團(tuán)有限公司;國網(wǎng)江蘇省電力有限公司信息通信分公司;國家電網(wǎng)有限公司,未經(jīng)北京智芯微電子科技有限公司;國網(wǎng)信息通信產(chǎn)業(yè)集團(tuán)有限公司;國網(wǎng)江蘇省電力有限公司信息通信分公司;國家電網(wǎng)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010601245.5/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





