[發明專利]基于差分放大可控性的系統芯片硬件木馬檢測方法和系統

有效

• 申請號: 202010600661.3
• 申請日: 2020-06-29
• 公開（公告）號: CN111488629B
• 公開（公告）日: 2020-12-15
• 發明（設計）人: 何子蘭;陳道品;倪偉東;羅春風;武利會;陳超雄;譚志聰;范心明
• 申請（專利權）人: 廣東電網有限責任公司佛山供電局
• 主分類號: G06F21/76
• 分類號: G06F21/76;G06K9/62
• 代理公司: 廣州粵高專利商標代理有限公司 44102
• 代理人: 林麗明

本發明公開了一種基于差分放大可控性的系統芯片硬件木馬檢測方法和系統，檢測方法包括以下步驟：S1：獲取待測電路的門級網表；S2：獲取待測電路信號組合可控性；S3：將組合可控性大于閾值的信號歸為木馬信號；S4：計算剩余信號的差分放大可控性；S5：對剩余信號的差分放大可控性進行kmeans聚類；S6：將kmeans聚類結果分為正常信號和木馬信號輸出。本發明對門級網表進行分析，理論上能檢測芯片制造前的插入的所有木馬；本發明對電路中信號的組合可控性進行分析，計算利用差分放大的可控性，既能體現信號的可測試性，也能反映信號的靜態翻轉概率，能更好的體現木馬的隱蔽性特征，具有較好的檢測效果。

技術領域

本發明涉及集成電路測試領域，更具體地，涉及一種基于差分放大可控性的系統芯片硬件木馬檢測方法和系統。

背景技術

隨著信息安全技術的發展，傳統以硬件作為安全可信根的假設已不成立，硬件本身的安全性已成為被廣泛關注的焦點。隨著現代IC的集成度和復雜度的不斷提升，為了降低系統研發成本和加快產品上市時間，基于IP復用技術的SoC設計方法學逐漸成為ASIC設計的主流模式。與使用第三方IP復用技術的便捷性伴隨而來的是可能包含在第三方IP中的惡意電路的高風險，也就是所謂的硬件木馬或硬件后門。除了第三方IP 攻擊模式，集成電路制造的全球化是另一個可能引入硬件木馬攻擊的重要源頭。此外EDA工具和不可靠的設計人員也有可能引入硬件木馬攻擊。硬件木馬作為潛伏在芯片中的惡意電路，在被激活時能控制底層硬件資源實施攻擊，具有比軟件攻擊更大的攻擊空間和危害性。

CN109948374A提供了一種硬件木馬的檢測方法及裝置，獲取目標電路的指令集功耗數據；對指令集功耗數據進行預處理，并計算預處理后的指令集功耗數據的中位數；判斷預處理后的指令集功耗數據的中位數是否大于預設無木馬電路功耗值；若是，將預處理后的指令集功耗數據輸入到線性SVM訓練上邊界模型中進行處理，得到目標電路的硬件木馬檢測結果；若否，將預處理后的指令集功耗數據輸入到線性SVM訓練下邊界模型中進行處理，得到目標電路的硬件木馬檢測結果。

芯片制造階段和IP 設計階段是兩種最典型的木馬插入場景，而當前主流的硅后側信道檢測技術只能應用于制造階段的木馬檢測。尤其是隨著IP 復用技術的流行，對第三方IP 中可能包含的硬件木馬的檢測成為一個亟待解決的課題。這類檢測的難點在于檢測者沒有可作為參考的純凈設計，且當前已有的可用于第三方IP木馬的檢測方法都有著各自的局限性。

發明內容

本發明的首要目的是提供一種基于差分放大可控性的系統芯片硬件木馬檢測方法，針對這種沒有參考模型的檢測情況，解決當前對第三方IP和外包設計中的硬件木馬檢測問題。

本發明的進一步目的是提供一種基于差分放大可控性的系統芯片硬件木馬檢測系統。

為解決上述技術問題，本發明的技術方案如下：

一種基于差分放大可控性的系統芯片硬件木馬檢測方法，包括以下步驟：

S1：獲取待測電路的門級網表；

S2：獲取待測電路信號組合可控性；

S3：將組合可控性大于閾值的信號歸為木馬信號；

S4：計算剩余信號的差分放大可控性；

S5：對剩余信號的差分放大可控性進行kmeans聚類；

S6：將kmeans聚類結果分為正常信號和木馬信號輸出。

優選地，步驟S1獲取待測電路的門級網表進行硬件木馬檢測時，對于RTL級和門級的設計統一綜合成門級進行檢測，基于門級的檢測方法可以檢測GDSII流程前的所有環節插入的木馬。