[發(fā)明專(zhuān)利]半導(dǎo)體器件及其測(cè)試方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010598144.7
• 申請(qǐng)日: 2020-06-28
• 公開(kāi)（公告）號(hào): CN113035842A
• 公開(kāi)（公告）日: 2021-06-25
• 發(fā)明（設(shè)計(jì)）人: 金支煥;吳相默;李東郁
• 申請(qǐng)（專(zhuān)利權(quán)）人: 愛(ài)思開(kāi)海力士有限公司
• 主分類(lèi)號(hào): H01L23/544
• 分類(lèi)號(hào): H01L23/544;H01L21/66;H01L23/48
• 代理公司: 北京弘權(quán)知識(shí)產(chǎn)權(quán)代理有限公司 11363
• 代理人: 許偉群;阮?lèi)?ài)青

本申請(qǐng)公開(kāi)了一種半導(dǎo)體器件及其測(cè)試方法。半導(dǎo)體器件可以包括：第一穿通電極至第n穿通電極；第一穿通電極驅(qū)動(dòng)電路至第n穿通電極驅(qū)動(dòng)電路，其適用于將第一穿通電極至第n穿通電極充電至第一電壓電平，或?qū)⒌谝淮┩姌O至第n穿通電極放電至第二電壓電平；以及第一錯(cuò)誤檢測(cè)電路至第n錯(cuò)誤檢測(cè)電路，每個(gè)錯(cuò)誤檢測(cè)電路適用于將第一穿通電極至第n穿通電極的對(duì)應(yīng)穿通電極的第一電壓電平或第二電壓電平儲(chǔ)存為下行檢測(cè)信號(hào)和上行檢測(cè)信號(hào)，并且通過(guò)順序地掩蔽下行檢測(cè)信號(hào)和上行檢測(cè)信號(hào)而輸出第一錯(cuò)誤檢測(cè)信號(hào)至第n錯(cuò)誤檢測(cè)信號(hào)中的對(duì)應(yīng)的錯(cuò)誤檢測(cè)信號(hào)。

相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求于2019年12月24日提交的申請(qǐng)?zhí)枮?0-2019-0174014的韓國(guó)專(zhuān)利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用合并于此。

技術(shù)領(lǐng)域

本公開(kāi)的各種實(shí)施例涉及半導(dǎo)體設(shè)計(jì)技術(shù)，并且更具體地，涉及用于層疊式半導(dǎo)體器件的測(cè)試方法。

背景技術(shù)

隨著半導(dǎo)體技術(shù)的飛速發(fā)展，用于半導(dǎo)體集成器件的封裝技術(shù)需要高集成度和高性能。因此，除了具有形成在其中的集成電路的半導(dǎo)體芯片通過(guò)導(dǎo)線(xiàn)或凸塊二維布置在印刷電路板(PCB)上的二維(2D)結(jié)構(gòu)之外，已經(jīng)開(kāi)發(fā)了用于其中豎直層疊有多個(gè)半導(dǎo)體芯片的三維(3D)結(jié)構(gòu)的各種技術(shù)。

這樣的3D結(jié)構(gòu)可以通過(guò)其中豎直地層疊有多個(gè)半導(dǎo)體芯片的層疊半導(dǎo)體器件來(lái)實(shí)現(xiàn)。在垂直方向上層疊的半導(dǎo)體芯片可以安裝在半導(dǎo)體封裝襯底上，同時(shí)通過(guò)多個(gè)穿通電極(例如，穿通硅通孔(TSV))彼此電連接。

在TSV中，可能發(fā)生各種類(lèi)型的缺陷。這些缺陷可以包括：當(dāng)TSV未被導(dǎo)電材料完全填充時(shí)產(chǎn)生的空隙；當(dāng)半導(dǎo)體芯片被彎曲或凸塊材料被移動(dòng)時(shí)發(fā)生的凸塊接觸故障；以及TSV的裂紋。由于TSV執(zhí)行將多個(gè)芯片電連接的功能，因此當(dāng)TSV的中間部分裂開(kāi)時(shí)，TSV可能無(wú)法執(zhí)行正常功能。因此，需要使用測(cè)試來(lái)檢測(cè)任何潛在的TSV缺陷。

發(fā)明內(nèi)容

本公開(kāi)的各種實(shí)施例針對(duì)能夠檢測(cè)/驗(yàn)證用于穿通電極的錯(cuò)誤檢測(cè)電路是否正常工作的半導(dǎo)體器件。

在一個(gè)實(shí)施例中，一種半導(dǎo)體器件可以包括：第一穿通電極至第n穿通電極；第一穿通電極驅(qū)動(dòng)電路至第n穿通電極驅(qū)動(dòng)電路，其適用于將第一穿通電極至第n穿通電極充電至第一電壓電平，或?qū)⒌谝淮┩姌O至第n穿通電極放電至第二電壓電平；以及第一錯(cuò)誤檢測(cè)電路至第n錯(cuò)誤檢測(cè)電路，每個(gè)錯(cuò)誤檢測(cè)電路適用于將第一穿通電極至第n穿通電極中的對(duì)應(yīng)穿通電極的第一電壓電平或第二電壓電平儲(chǔ)存為下行檢測(cè)信號(hào)和上行檢測(cè)信號(hào)，并且通過(guò)順序地掩蔽下行檢測(cè)信號(hào)和上行檢測(cè)信號(hào)而輸出第一錯(cuò)誤檢測(cè)信號(hào)至第n錯(cuò)誤檢測(cè)信號(hào)中的對(duì)應(yīng)的錯(cuò)誤檢測(cè)信號(hào)。

在一個(gè)實(shí)施例中，一種半導(dǎo)體器件的測(cè)試方法可以包括：當(dāng)將多個(gè)穿通電極充電至第一電壓電平時(shí)，通過(guò)在掩蔽下行檢測(cè)信號(hào)的情況下將多個(gè)穿通電極中的每個(gè)穿通電極的第一電壓電平儲(chǔ)存為上行檢測(cè)信號(hào)來(lái)輸出多個(gè)錯(cuò)誤檢測(cè)信號(hào)；當(dāng)將多個(gè)穿通電極充電至第一電壓電平時(shí)，通過(guò)在掩蔽上行檢測(cè)信號(hào)的情況下將多個(gè)穿通電極中的每個(gè)穿通電極的第一電壓電平儲(chǔ)存為下行檢測(cè)信號(hào)來(lái)輸出多個(gè)錯(cuò)誤檢測(cè)信號(hào)；當(dāng)將多個(gè)穿通電極放電至第二電壓電平時(shí)，通過(guò)在掩蔽下行檢測(cè)信號(hào)的情況下將多個(gè)穿通電極中的每個(gè)穿通電極的第二電壓電平儲(chǔ)存為上行檢測(cè)信號(hào)來(lái)輸出多個(gè)錯(cuò)誤檢測(cè)信號(hào)；以及當(dāng)將多個(gè)穿通電極放電至第二電壓電平時(shí)，通過(guò)在掩蔽上行檢測(cè)信號(hào)的情況下將多個(gè)穿通電極中的每個(gè)穿通電極的第二電壓電平儲(chǔ)存為下行檢測(cè)信號(hào)來(lái)輸出多個(gè)錯(cuò)誤檢測(cè)信號(hào)。