[發明專利]半導體器件和形成半導體器件的方法

在審

• 申請號: 202010591896.0
• 申請日: 2020-06-24
• 公開（公告）號: CN112151542A
• 公開（公告）日: 2020-12-29
• 發明（設計）人: 翁翊軒;李威養;楊豐誠;陳燕銘
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L29/06;H01L29/10;H01L21/8238;H01L27/11;H01L21/8244
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

半導體器件包括設置在半導體器件的NMOS區域中的第一器件。第一器件包括具有納米結構溝道的垂直堆疊件的第一全環柵(GAA)器件。半導體器件還包括在半導體器件的PMOS區域中的第二器件。第二器件包括FinFET，該FinFET包括具有鰭寬度的鰭結構。鰭結構與相鄰的鰭結構分隔開鰭間距。納米結構溝道的最大溝道寬度不大于鰭寬度和鰭間距的總和。可選地，第二器件包括與第一GAA器件具有不同數量的納米結構溝道的第二GAA器件。本發明的實施例還涉及形成半導體器件的方法。

技術領域

本發明的實施例涉及半導體器件和形成半導體器件的方法。

背景技術

半導體集成電路(IC)工業經歷了指數型增長。IC材料和設計的技術進步已經產生了多代IC，其中每一代都比前一代具有更小且更復雜的電路。在IC發展的過程中，功能密度(即，每芯片面積的互連器件的數量)普遍增大，而幾何尺寸(即，可以使用制造工藝產生的最小組件(或線))已經減小。這種按比例縮小的工藝通常通過提高生產效率和降低相關成本來提供收益。這種按比例縮小還增加了處理和制造IC的復雜性，并且要實現這些進步，需要IC處理和制造中的類似發展。

例如，在諸如靜態隨機存取存儲器(SRAM)器件的存儲器器件中，可能期望增加NMOS溝道的數量，這可以幫助提高SRAM器件的性能。然而，增加NMOS溝道的數量也可能增加SRAM器件的總面積，這是不期望的。

因此，盡管傳統存儲器器件對于它們預期的目的通常已經足夠，但是它們不是在所有方面都已完全令人滿意。

發明內容

本發明的一些實施例提供了一種半導體器件，包括：第一器件，設置在所述半導體器件的NMOS區域中，其中，所述第一器件包括具有納米結構溝道的垂直堆疊件的第一全環柵(GAA)器件；以及第二器件，位于所述半導體器件的PMOS區域中，其中，所述第二器件包括：FinFET，包括具有鰭寬度的鰭結構，其中，所述鰭結構與相鄰鰭結構分隔開鰭間距，并且其中，所述納米結構溝道的最大溝道寬度不大于所述鰭寬度和所述鰭間距的總和；或者第二全環柵器件，與所述第一全環柵器件具有不同數量的納米結構溝道。

本發明的另一些實施例提供了一種形成半導體器件的方法，包括：在半導體器件的NMOS區域中形成包括多個半導體層和多個犧牲層的堆疊件，其中，所述半導體層與所述犧牲層交錯；去除所述NMOS區域中的所述犧牲層而基本上不去除所述半導體層，從而形成納米結構溝道；在去除所述犧牲層之后，在所述NMOS區域中的每個所述半導電層上方形成周向圍繞每個所述半導電層的第一柵極結構；在所述半導體器件的PMOS區域中形成鰭結構；以及形成部分地包裹所述鰭結構的第二柵極結構；其中：所述鰭結構具有鰭寬度，并且與相鄰的鰭結構分隔開鰭間距；以及所述納米結構溝道的最大溝道寬度不大于所述鰭寬度和所述鰭間距的總和。

本發明的又一些實施例提供了一種形成半導體器件的方法，包括：在半導體器件的第一區域中形成第一堆疊件并且在第二區域中形成第二堆疊件，其中，所述第一堆疊件和所述第二堆疊件每個均包括多個半導體層和與所述半導體層交錯的多個犧牲層；回蝕所述第二堆疊件，以去除至少所述第二堆疊件中的所述半導體層和所述犧牲層的子集；去除所述第一堆疊件中的所述犧牲層并且去除所述第二堆疊件中的所述犧牲層而基本上不影響所述第一堆疊件和所述第二堆疊件中的所述半導體層；以及在所述第一堆疊件和所述第二堆疊件中的所述半導體層上方形成周向圍繞所述半導體層的柵極結構。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該強調，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1是根據本發明的各個方面的SRAM的電路圖。

圖2是根據本發明的各個方面的FinFET器件的立體圖。

圖3A至圖3B和圖4至圖18是根據本發明的各個方面的處于制造的各個階段的半導體器件的部分的截面側視圖。