[發明專利]主動DI/DT電壓下降抑制

在審

• 申請號: 202010591321.9
• 申請日: 2020-06-24
• 公開（公告）號: CN112445310A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 金承珉;尼廷·N·加萊格拉特;阿尼莎·洛克;納西瑪·帕爾文;大衛·Y·方;庫爾薩德·克孜洛格魯;德米特里·謝爾蓋耶維奇·盧基亞琴科;法布里斯·帕里特;安德魯·楊
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F1/26
• 分類號: G06F1/26;G06F9/30;G06F1/08
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 姜飛

本申請涉及主動DI/DT電壓下降抑制。實施例包括一種方法，包括：由處理器核的指令調度器在要由處理器核的執行單元執行的指令流中識別第一高功率指令。預充電信號被斷言，指示第一高功率指令被調度用于執行。在預充電信號被斷言之后，升壓信號被斷言以使執行單元的電源電壓增加。從執行單元接收指示第一高功率指令正在執行的忙信號。至少部分地基于被斷言的忙信號，取消斷言升壓信號。更具體的實施例包括在取消斷言升壓信號之后減小執行單元的電源電壓。其他實施例包括基于啟動延遲時間來延遲斷言升壓信號。

技術領域

本公開一般地涉及計算機領域，并且更具體地，涉及主動Di/Dt電壓下降抑制。

背景技術

高性能計算的需求呈指數增長。并行執行單元(例如矩陣處理單元(MPU))通常用于高性能計算中，因為它們允許同時執行處理或操作。在并行執行的一種形式中，指令流可以分為獨立的階段或部分。假設沒有依賴性阻止同時執行，則每個執行單元可以與執行指令流的另一階段的不同執行單元同時執行指令流的階段。此外，兩個或更多個執行單元可以并行執行階段。這可以提高正在執行的任務的執行速度。并行化已被用作頻率縮放的替代方法，頻率縮放可能受到物理約束的限制。然而，并行執行單元受到電壓調節器無法抑制因工作負載功率需求的突然變化(Di/Dt)而導致的大電壓下降(Vmin)的限制。

發明內容

根據本申請的一方面，提供了一種裝置，包括：執行單元；速率控制器電路；指令調度器，耦合到所述速率控制器電路和所述執行單元，所述指令調度器用于：在要執行的指令流中識別第一高功率指令；以及向所述速率控制器電路斷言預充電信號，其中，所述速率控制器電路用于：在所述預充電信號被斷言之后，斷言升壓信號以使用于所述執行單元的電源電壓增加；以及至少部分地基于所述第一高功率指令正在被執行，來取消斷言所述升壓信號。

根據本申請的另一方面，提供了一種系統，包括：執行單元；指令調度器，耦合到所述執行單元，所述指令調度器用于：在要執行的指令流中識別第一高功率指令；以及斷言第一預充電信號；速率控制器電路，耦合到所述執行單元和所述指令調度器，所述速率控制器電路用于：在所述第一預充電信號被斷言之后，斷言升壓信號；以及電壓調節器，耦合到所述速率控制器電路，所述電壓調節器用于：響應于接收到所述升壓信號，增加用于所述執行單元的電源電壓以執行所述第一高功率指令。

根據本申請的又一方面，提供了一種方法，包括：由處理器核的指令調度器在要由所述處理器核的執行單元執行的指令流中識別第一高功率指令；斷言預充電信號，該預充電信號指示所述第一高功率指令被調度用于執行；在所述預充電信號被斷言之后，斷言升壓信號以使用于所述執行單元的電源電壓增加；從所述執行單元接收指示所述第一高功率指令正在執行的忙信號；以及至少部分地基于所述忙信號被斷言，取消斷言所述升壓信號。

附圖說明

為了提供對本公開及其特征和優點的更完整的理解，結合附圖參考以下描述，其中相同的附圖標記表示相同的部分，其中：

圖1是示出根據本公開的至少一個實施例的具有主動Di/Dt電壓下降抑制能力的處理器的高級組件的簡化框圖；

圖2是示出根據至少一個實施例的處理器的核中的主動Di/Dt電壓下降抑制能力的可能的實現細節的簡化框圖；

圖3是示出根據至少一個實施例的處理器上的工作負載功率需求變化的示例主動Di/Dt電壓下降抑制的時序圖；

圖4是示出當執行矩陣乘法指令時矩陣處理單元中的示例浪涌電流的圖；

圖5是示出向高性能計算平臺的示例功率輸送的圖；

圖6是示出高性能處理元件的示例工作電壓和相關工作頻率特性的圖；

圖7是示出可以如何將主動Di/Dt電壓下降抑制能力與其他高級功率管理技術結合使用的圖；