[發明專利]一種提高網絡分析儀掃描速度的方法及系統

有效

• 申請號: 202010590281.6
• 申請日: 2020-06-24
• 公開（公告）號: CN111766427B
• 公開（公告）日: 2023-04-07
• 發明（設計）人: 鄧陽
• 申請（專利權）人: 深圳市極致匯儀科技有限公司
• 主分類號: G01R15/00
• 分類號: G01R15/00;G01R23/06
• 代理公司: 深圳市科吉華烽知識產權事務所(普通合伙) 44248
• 代理人: 胡吉科

本發明提供一種提高網絡分析儀掃描速度的方法及系統，在所述提高網絡分析儀掃描速度的方法中，所述網絡分析儀中矢量網絡分析儀的掃頻源及掃頻本振的變頻電路以DDS為基礎，并包括以下步驟：步驟S1，將矢量網絡分析儀中掃頻源的鎖相環替換為DDS；步驟S2，利用DDS的信號產生機制產生矢量網絡分析儀的掃頻信號以提高掃頻速度；步驟S3，采用DDS的預置頻率控制字至DDS控制寄存器以降低數據傳輸時間。本發明利用DDS設計矢量網絡分析儀的掃頻源和掃頻本振，進而能夠進一步提升矢量網絡分析儀的掃描和測試速度，提高頻率切換響應速度和測試效率，能夠大大降低企業生產線的測試成本。

技術領域

本發明涉及一種優化網絡分析儀的方法，尤其涉及一種提高網絡分析儀掃描速度的方法，并涉及采用了該提高網絡分析儀掃描速度的方法的系統。

背景技術

隨著半導體、微電子行業的發展，測試儀表也同樣有了巨大的變化。矢量網絡分析儀作為射頻領域的重要測試儀表，也在最近幾十年來得到了長足的發展。在二十世紀50年代的矢量網絡分析儀還是手動測試儀表，每個頻點都需要單獨調試儀表、校準、測試，使用起來非常不方便，通常多個頻點的測試過程分非常繁瑣、漫長，直到70年代才誕生第一臺自動化測試的矢量網絡分析儀，大大提升高矢量網絡分析儀的測試速度和測試效率。

而現代矢量網絡分析儀已經開始大量使用集成度更高的芯片，以及自動化程度更高的軟件程序，測試速度和測試效率又是上了一個新的臺階。如圖3所示，現代矢量網絡分析儀內部電路通常由掃頻源(SRC)、掃頻本振(LO)、耦合器、接收機、數字處理電路(FGPA/DSP)和中央計算單元(CPU)構成。由掃頻源在端口輸出激勵信號，激勵信號首先會通過該激勵端口的耦合器進行信號分離產生參考信號(R1)，隨后經過DUT的反射和傳輸相應分別得到反射信號(A)和傳輸信號(B)，R1、A、B三個信號又會經過相應的接收機電路進行變頻、采樣后轉變為可以進行后續計算的數字信號送給數字處理電路將其轉變為原始S參數，原始S參數就會送到中央計算單元進行誤差修正等處理形成最終用戶看到的S參數。

從上述網分的整個S參數測試流程可以看到，如公式T_All＝T_切頻+T_采樣+T_DSP+T_傳輸+T_CPU(矢量網絡分析儀測試時間的組成部分)，T_All≈T_切頻+T_采樣(矢量網絡分析儀測試時間最大的兩個影響因素)，(接收機中頻采樣時間與中頻帶寬的關系)，矢量網絡分析儀測試時間(T_ALL)由以下幾個時間構成:頻率切換時間(T_切頻)、中頻采樣時間(T_采樣)、數字信號處理時間(T_DSP)、數字信號傳送時間(T_傳輸)、誤差修正計算時間(T_CPU)。

其中中頻采樣時間一般由中頻帶寬設置決定，數字信號處理時間取決于DSP或FPGA的處理速度、數字信號傳送時間則由數據總線類型決定、誤差修正計算時間取決于CPU運算速度。隨著近年來數字電路的發展，DSP、FPGA的處理速度已經不再成為瓶頸；高速數字接口也讓信號傳送時間越來越短；而主頻越來越高的CPU以及CPU底層數學運算庫的改進也讓誤差修正計算的時間幾乎可以忽略不計。因此現代矢量網絡分析儀測試速度主要體現在掃頻源及本振的頻率切換時間和接收機的中頻采樣時間上，但中頻采樣時間由于約等于中頻帶寬的倒數相對比較固定，比如常用的70kHz的中頻帶寬(IFBW)設置，采樣時間大約在13uS左右；所以限制現代矢量網絡分析儀測試速度瓶頸就在掃頻源和本振的頻率切換速度上。