[發明專利]軟件輔助功率管理

在審

• 申請號: 202010589982.8
• 申請日: 2020-06-24
• 公開（公告）號: CN112445529A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 金承珉;圣達爾·拉馬尼;約格什·班薩爾;尼廷·N·加萊格拉特;奧莉維亞·K·吳;馬彥科·考希克;米瑞耐·伊耶爾;湯姆·謝拜;安德魯·楊
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 楊佳婧

1.一種裝置，包括：

執行單元，其耦合到存儲器；

微代碼控制器，用于：

在指令流中標識全局提示，所述指令流包括要并行執行的第一指令階段和第二指令階段；

在所述指令流中的所述第一指令階段中標識第一局部提示；

至少部分地基于所述第一局部提示，在所述第一指令階段和所述第二指令階段的并行執行期間，平衡所述執行單元和所述存儲器之間的功耗；以及

硬件控制器，其耦合到所述微代碼控制器，所述硬件控制器用于：

基于所述全局提示，確定所述執行單元在所述第一指令階段和所述第二指令階段的并行執行期間要使用的計算電壓的電壓電平和計算時鐘信號的頻率。

2.根據權利要求1所述的裝置，其中，基于指示所述指令流使用比存儲器資源更多的計算資源的全局提示，所述硬件控制器用于確定所述執行單元的所述計算時鐘信號的頻率和所述計算電壓的電壓電平中的至少一者將被增大，其中所述第一指令階段包括計算指令。

3.根據權利要求2所述的裝置，其中，通過部分地基于所述第一局部提示增大所述第一指令階段的計算流水線速率，在所述第一指令階段和所述第二指令階段的并行執行期間，所述執行單元的功耗將被增大。

4.根據權利要求2所述的裝置，其中，所述第二指令階段包括存儲器指令，并且其中，通過部分地基于所述第一局部提示減小所述存儲器的存儲器訪問帶寬，在所述第一指令階段和所述第二指令階段的并行執行期間，所述存儲器的功耗將被減小。

5.根據權利要求4所述的裝置，其中，通過將多個速率控制指令插入所述第二指令階段，所述存儲器訪問帶寬將被減小。

6.根據權利要求5所述的裝置，其中，所述速率控制指令的數量被選擇為使所述第二指令階段的執行完成與所述第一指令階段的執行完成同步。

7.根據權利要求1所述的裝置，其中，基于指示所述指令流使用比計算資源更多的存儲器資源的全局提示，所述硬件控制器用于確定所述執行單元的所述計算時鐘信號的頻率和所述計算電壓的電壓電平中的至少一者將被減小，其中所述第一指令階段包括存儲器指令。

8.根據權利要求7所述的裝置，其中，通過部分地基于所述第一局部提示增大所述存儲器的存儲器訪問帶寬，在所述第一指令階段和所述第二指令階段的并行執行期間，所述存儲器的功耗將被增大。

9.根據權利要求7所述的裝置，其中，所述第二指令階段包括計算指令，并且其中，通過部分地基于所述第一局部提示減小計算流水線速率，在所述第一指令階段和所述第二指令階段的并行執行期間，所述執行單元的功耗將被減小。

10.根據權利要求9所述的裝置，其中，通過將多個速率控制指令插入所述第二指令階段，所述計算流水線速率將被減小。

11.根據權利要求10所述的裝置，其中，所述速率控制指令的數量被選擇為使所述第二指令階段的執行完成與所述第一指令階段的執行完成同步。

12.根據權利要求1-11中任一項所述的裝置，其中，所述第一局部提示包括所述第一指令階段的第一處理速率或者關于所述第一指令階段的所述第一處理速率的指示。

13.根據權利要求12所述的裝置，其中，所述第一指令階段的所述第一處理速率是以下項中的一者：執行所述第一指令階段的時鐘周期的數目，執行所述指令流的總時間的百分比，或執行所述第一指令階段的時間量。

14.根據權利要求12所述的裝置，其中，關于所述第一處理速率的指示包括所述第一指令階段的工作負載的類型，并且其中，所述微代碼控制器還用于基于由所述第一局部提示指示的所述第一指令階段的工作負載的類型來確定所述第一指令階段的所述第一處理速率。