[發(fā)明專利]一種集成柵極驅(qū)動(dòng)電路和顯示裝置

在審

• 申請?zhí)枺?/td>: 202010589827.6
• 申請日: 2020-06-24
• 公開（公告）號(hào): CN111681626A
• 公開（公告）日: 2020-09-18
• 發(fā)明（設(shè)計(jì)）人: 李亞鋒;楊博
• 申請（專利權(quán)）人: 武漢華星光電技術(shù)有限公司
• 主分類號(hào): G09G3/36
• 分類號(hào): G09G3/36
• 代理公司: 深圳紫藤知識(shí)產(chǎn)權(quán)代理有限公司 44570
• 代理人: 李新干

1.一種集成柵極驅(qū)動(dòng)電路，其特征在于，包括多個(gè)級(jí)聯(lián)的行驅(qū)動(dòng)單元，設(shè)n為自然數(shù)，負(fù)責(zé)輸出第n級(jí)水平掃描信號(hào)的第n級(jí)行驅(qū)動(dòng)單元包括：

正向掃描和反向掃描控制模塊、節(jié)點(diǎn)信號(hào)控制模塊、輸出控制模塊、第一穩(wěn)壓模塊、上拉模塊、第一下拉模塊、第二下拉模塊、第三下拉模塊以及第四下拉模塊；

所述正向掃描和反向掃描控制模塊，用于根據(jù)正向掃描控制信號(hào)或反向掃描控制信號(hào)控制集成柵極驅(qū)動(dòng)電路進(jìn)行正向掃描或反向掃描；所述正向掃描和反向掃描控制模塊的輸出信號(hào)的電平大于預(yù)設(shè)值；

所述節(jié)點(diǎn)信號(hào)控制模塊，用于根據(jù)第n+1級(jí)時(shí)鐘信號(hào)和第n-1級(jí)時(shí)鐘信號(hào)控制所述集成柵極驅(qū)動(dòng)電路在非工作階段輸出低電位的柵極驅(qū)動(dòng)信號(hào)；

所述輸出控制模塊，用于根據(jù)本級(jí)時(shí)鐘信號(hào)控制本級(jí)柵極驅(qū)動(dòng)信號(hào)的輸出；

所述第一穩(wěn)壓模塊，用于維持第一節(jié)點(diǎn)的電平；

所述上拉模塊，用于在黑屏觸控工作期間或者異常斷電工作狀態(tài)時(shí)根據(jù)第一全局信號(hào)控制本級(jí)行驅(qū)動(dòng)單元輸出高電平的柵極驅(qū)動(dòng)信號(hào)；

所述第一下拉模塊，用于下拉所述第一節(jié)點(diǎn)的電平；

所述第二下拉模塊，用于下拉第二節(jié)點(diǎn)的電平；

所述第三下拉模塊，用于下拉本級(jí)柵極驅(qū)動(dòng)信號(hào)的電平；

所述第四下拉模塊，用于在顯示觸控工作期間根據(jù)第二全局信號(hào)控制本級(jí)行驅(qū)動(dòng)單元下拉輸出低電位的柵極驅(qū)動(dòng)信號(hào)。

2.如權(quán)利要求1所述的集成柵極驅(qū)動(dòng)電路，其特征在于，

所述正向掃描控制模塊包括第一薄膜晶體管、第二薄膜晶體管、第十五薄膜晶體管以及第十六薄膜晶體管；

所述第十五薄膜晶體管的源極接入所述正向掃描控制信號(hào)，柵極連接第n-2級(jí)時(shí)鐘信號(hào)；漏極與所述第一薄膜晶體管的源極連接；

所述第一薄膜晶體管的源極與所述第十五薄膜晶體管的漏極連接接入所述正向掃描控制信號(hào)，柵極連接第n-2級(jí)行驅(qū)動(dòng)單元的柵極驅(qū)動(dòng)信號(hào)；漏極分別與所述第一穩(wěn)壓模塊、所述第二下拉模塊以及所述第一節(jié)點(diǎn)連接；

所述第十六薄膜晶體管的源極接入所述反向掃描控制信號(hào)，柵極接入第n+2級(jí)時(shí)鐘信號(hào)，漏極與所述第二薄膜晶體管的源極連接；

所述第二薄膜晶體管的源極與所述第十六薄膜晶體管漏極的連接接入所述反向掃描控制信號(hào)，柵極接入第n+2級(jí)行驅(qū)動(dòng)單元的柵極驅(qū)動(dòng)信號(hào)，漏極與所述第二下拉模塊以及所述第一節(jié)點(diǎn)連接。

3.如權(quán)利要求2所述的集成柵極驅(qū)動(dòng)電路，其特征在于，所述節(jié)點(diǎn)信號(hào)控制模塊包括第三薄膜晶體管、第四薄膜晶體管以及第八薄膜晶體管；

所述第三薄膜晶體管的柵極與所述第十五薄膜晶體管的源極連接，源極接入第n+1級(jí)時(shí)鐘信號(hào)，漏極與第四薄膜晶體管的漏極以及第八薄膜晶體管的柵極連接；

所述第四薄膜晶體管的柵極與所述第十六薄膜晶體管的源極連接，源極接入第n-1級(jí)時(shí)鐘信號(hào)；

所述第八薄膜晶體管的源極接入恒壓高電位信號(hào)，漏極與所述第二節(jié)點(diǎn)連接。

4.如權(quán)利要求1所述的集成柵極驅(qū)動(dòng)電路，其特征在于，

所述第二下拉模塊包括第六薄膜晶體管，所述第六薄膜晶體管的柵極與所述第一節(jié)點(diǎn)連接，源極接入所述恒壓低電位信號(hào)，漏極與所述第二節(jié)點(diǎn)連接。

5.如權(quán)利要求1所述的集成柵極驅(qū)動(dòng)電路，其特征在于，

所述第一下拉模塊包括第五薄膜晶體管，所述第五薄膜晶體管的柵極與所述第二節(jié)點(diǎn)連接，漏極與所述第一節(jié)點(diǎn)連接，源極接入恒壓低電位信號(hào)。

6.根據(jù)權(quán)利要求1所述的集成柵極驅(qū)動(dòng)電路，其特征在于，

所述第一穩(wěn)壓模塊包括第七薄膜晶體管，所述第七薄膜晶體管的柵極接入恒壓高電位信號(hào)，源極與所述第一節(jié)點(diǎn)連接。

7.根據(jù)權(quán)利要求6所述的集成柵極驅(qū)動(dòng)電路，其特征在于，所述輸出控制模塊包括第九薄膜晶體管，所述第九薄膜晶體管的柵極與所述第七薄膜晶體管的漏極連接，源極接入本級(jí)時(shí)鐘信號(hào)，漏極用于輸出所述柵極驅(qū)動(dòng)信號(hào)。