[發明專利]一種高線性度低壓輸入緩沖器電路

有效

• 申請號: 202010589767.8
• 申請日: 2020-06-24
• 公開（公告）號: CN111756375B
• 公開（公告）日: 2023-08-04
• 發明（設計）人: 黃正波;岑遠軍;楊金達;喻強
• 申請（專利權）人: 成都華微電子科技股份有限公司
• 主分類號: H03M1/08
• 分類號: H03M1/08;H03F1/02
• 代理公司: 成都惠迪專利事務所(普通合伙) 51215
• 代理人: 劉勛

本發明涉及一種高線性度低壓輸入緩沖器電路，其包括：NMOS晶體管Msubgt;N1/subgt;、Msubgt;N3/subgt;和Msubgt;N2/subgt;、Msubgt;N6/subgt;分別構成正負輸入端的主緩沖器；PMOS晶體管Msubgt;P1/subgt;、Msubgt;P3/subgt;和Msubgt;P2/subgt;、Msubgt;P4/subgt;分別構成輔助緩沖器；NMOS晶體管Msubgt;N3/subgt;、Msubgt;N4/subgt;和Msubgt;N5/subgt;、Msubgt;N6/subgt;分別構成復制電流放大器，復制電容Csubgt;c/subgt;的兩端分別連接輔助緩沖器的正負輸出端，本發明采用輔助緩沖器對主緩沖器負載效應進行模擬，產生負載電流的復制電流，然后通過電流放大器將復制電流鏡像到主緩沖器的負載晶體管，通過該負載晶體管對負載電容充放電，從而保持輸入晶體管電流恒定，消除負載電流引起的非線性。

技術領域

本發明屬于集成電路設計領域，具體涉及一種高線性度低壓輸入緩沖器電路，主要應用于高速高精度模數轉換器設計時，對封裝寄生參數和采樣保持網絡回踢噪聲的隔離，也可以用于其他具有高線性度緩沖要求的信號處理系統中。

背景技術

隨著半導體工藝發展，ADC分辨率和采樣率都獲得快速發展，封裝寄生參數和采樣保持網絡回踢噪聲對ADC輸入信號的影響越來越嚴重。一種常用的方法是在ADC內部集成輸入緩沖器，對輸入信號和采樣保持電路進行隔離，并且降低輸入信號的負載。但是，輸入緩沖器處于系統輸入最前端，其性能將決定系統整體能夠達到的性能上限，在高速高精度信號處理系統中，低壓低功耗高性能的模擬信號緩沖器越來越重要。

美國ADI(Analog?Devices)公司的專利US8339161B2公開了一種采用復制阻抗產生復制電流補償負載電流的技術方案，其電路結構參見附圖1。該結構在輸入端接入一個與負載阻抗完全相同的復制阻抗，產生復制電流，通過在緩沖器增加一個堆疊共源共柵管，使得復制電流通過堆疊共源共柵管注入負載，保持輸入管電流恒定，提高線性度。上述電路結構能夠有效解決負載電流引起的輸入晶體管非線性跨導問題，但是需要額外的堆疊晶體管，限制電源電壓的降低。

美國TI(Texas?Instruments)公司的專利US9628099B2公開了一種負載電流補償模擬輸入緩沖器結構，其電路結構參見附圖2和附圖3。該結構通過電容C₁和負端輸入電壓V_inn產生一個與負載C_L反相位的電流，再通過電流鏡Q₃鏡像流入緩沖器負載Q₂，使得流過輸入管Q₁的電流基本恒定，消除負載電流引起的非線性影響。TI公司的專利采用電流鏡放大對負載電流鏡像補償，消除了上述ADI公司專利需要額外的堆疊晶體管的問題，但是如果采用附圖2所示的電路結構，復制電容C₁直接接入輸入端，將增加輸入端負載，如果采用附圖3所示的電路結構，輔助緩沖器將有效降低輸入負載，但是需要額外的負載電流鏡像支路I_bias，增加系統功耗。

除此之外，上述ADI公司專利的復制阻抗與輸出阻抗完全相同，不僅不能降低輸入信號負載，而且浪費面積；上述TI公司專利雖然通過電流鏡放大作用將復制電容C₁縮小為負載電容C_L的N倍(N位電流鏡放大倍數)，但是依然需要較大的復制電容尺寸。

發明內容

本發明要解決的技術問題為：解決現有技術中需要在主緩沖器引入額外堆疊管，限制電源電壓降低的問題，消除現有技術中不能有效降低輸入負載或者需要額外引入一路主緩沖器負載偏置電路I_Bias的問題，同時，進一步降低補償電容的尺寸，有效降低功耗和面積。