[發明專利]用于訪問矩陣操作數的多變量跨步讀取操作

在審

• 申請號: 202010589581.2
• 申請日: 2020-06-24
• 公開（公告）號: CN112445526A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 尼廷·N·加萊格拉特;托尼·L·魏納;杰夫·德爾基亞羅;邁克爾·羅津;羅伯特·T·羅德斯;烏杰瓦爾·巴薩瓦拉杰·薩賈納爾;安妮·Q·葉
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/30
• 分類號: G06F9/30
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 姜飛

1.一種矩陣處理器，包括：

存儲器，用于存儲矩陣操作數和跨步讀取序列，其中：

所述矩陣操作數被亂序地存儲在所述存儲器中；并且

所述跨步讀取序列包括用于以正確的順序從所述存儲器中讀取所述矩陣操作數的讀取操作序列；

控制電路，用于接收要由所述矩陣處理器執行的第一指令，其中，所述第一指令用于指示所述矩陣處理器對所述矩陣操作數執行第一操作；

讀取電路，用于基于所述跨步讀取序列從所述存儲器中讀取所述矩陣操作數；以及

執行電路，用于通過對所述矩陣操作數執行所述第一操作來執行所述第一指令。

2.根據權利要求1所述的矩陣處理器，其中，所述讀取操作序列包括以下項中的一者或多者：

跨步讀取操作，用于在跨步存儲器地址處讀取所述存儲器，其中，所述跨步存儲器地址相對于先前存儲器地址偏移了跨步偏移量；或者

帶區讀取操作，用于在所述先前存儲器地址之后的一個或多個順序存儲器地址處讀取所述存儲器。

3.根據權利要求1所述的矩陣處理器，其中，用于基于所述跨步讀取序列從所述存儲器中讀取所述矩陣操作數的所述讀取電路還用于：

經由讀取操作的多次迭代從所述存儲器中讀取所述矩陣操作數，其中：

讀取操作的每次迭代開始于所述存儲器的相應起始存儲器地址；

所述跨步讀取序列在讀取操作的每次迭代中至少部分地被執行；以及

所述相應起始存儲器地址在讀取操作的所述多次迭代之間遞增了超跨步偏移量。

4.根據權利要求3所述的矩陣處理器，其中，用于經由讀取操作的所述多次迭代從所述存儲器中讀取所述矩陣操作數的所述讀取電路還用于：

連續地執行讀取操作的所述多次迭代，直到執行了預定數量的讀取操作。

5.根據權利要求1-4中任一項所述的矩陣處理器，其中：

所述控制電路還用于接收要由所述矩陣處理器執行的第二指令，其中：

所述第二指令要在所述第一指令之前被接收；并且

所述第二指令用于指示所述矩陣處理器寄存所述矩陣操作數的標識符，其中，所述標識符要基于指示所述矩陣操作數在所述存儲器中的存儲器占用的一個或多個參數而被寄存，并且其中，所述標識符用于使所述矩陣操作數能夠在后續指令中被識別；并且

所述第一指令包括指示所述矩陣操作數的所述標識符的第一參數。

6.根據權利要求1-4中任一項所述的矩陣處理器，其中，所述控制電路還接收要由所述矩陣處理器執行的第二指令，其中，所述第二指令要在所述第一指令之前被接收，并且其中，所述第二指令用于指示所述矩陣處理器將所述跨步讀取序列編程到所述存儲器中。

7.根據權利要求6所述的矩陣處理器，其中：

所述矩陣操作數包括以第一順序布置的多個維度；

所述多個維度以不同于所述第一順序的第二順序被布置在所述存儲器中；并且

所述跨步讀取序列被編程為執行維度重新排列操作，以將所述多個維度從所述第二順序重新排序為所述第一順序。

8.根據權利要求6所述的矩陣處理器，其中：

所述矩陣操作數被存儲在所述存儲器中多個非連續存儲器地址處；并且

所述跨步讀取序列被編程為執行切片操作，以從所述存儲器中所述多個非連續存儲器地址處提取所述矩陣操作數。

9.根據權利要求1-4中任一項所述的矩陣處理器，其中，所述存儲器包括：

第一存儲器，用于存儲所述矩陣操作數；以及

第二存儲器，用于存儲所述跨步讀取序列。