[發明專利]一種半導體器件及其制造方法

在審

• 申請號: 202010588746.4
• 申請日: 2020-06-24
• 公開（公告）號: CN111710607A
• 公開（公告）日: 2020-09-25
• 發明（設計）人: 高建峰;劉衛兵;項金娟;李俊杰;周娜;楊濤;李俊峰
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/16;H01L29/78;H01L51/40;H01L51/05;H01L51/30
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 柳虹

本申請實施例提供了一種半導體器件及其制造方法，提供襯底，襯底表面絕緣，在襯底上可以形成碳基膜層及其上的柵介質層，碳基膜層的兩端為源漏區，中部為柵極區，在柵介質層上的柵極區形成柵結構層以及柵結構層側壁的側墻，去除源漏區的柵介質層。碳基膜層可以作為溝道層，具有較高的電子遷移率，且其厚度不受摩爾定律的限制，因此可以在較小的尺寸的條件下實現較高的器件性能。

技術領域

本申請涉及半導體器件及其制造領域，特別涉及一種半導體器件及其制造方法。

背景技術

隨著半導體制造工藝技術的更新迭代，半導體器件的尺寸不斷縮小，集成度不斷提高，然而，隨著工藝節點的微縮，工藝節點會達到一個極限點，其尺寸無法繼續縮小，性能的提升越來越困難。如何獲取小尺寸高性能的器件，是本領域面臨的一項重要問題。

場效應晶體管是現代電子技術的基石，為計算機、通信、自動化和醫療等帶來了革命性的變化，并孕育了今天數字化的生活。如今硅晶體管已經沿著摩爾定律的曲線發展了幾十年，由于硅元素本身物理特性的限制，以硅材料制作的計算機芯片的體積將不可能再縮小，這勢必會影響芯片的集成度，進而阻礙電腦運行速度的提高。因此，目前面臨的最緊迫的問題是如何制作更小的晶體管器件，并解決器件尺寸微小化過程中所遇到的一些不利的級效應，如短溝道效應和小尺寸效應。

發明內容

有鑒于此，本申請的目的在于提供一種半導體器件及其制造方法，能夠在較小的器件尺寸的前提下實現較高的性能。

為實現上述目的，本申請有如下技術方案：

本申請實施例提供了一種半導體器件的制造方法，包括：

提供襯底，所述襯底表面絕緣；

在所述襯底上形成碳基膜層及其上的柵介質層；所述碳基膜層的兩端為源漏區，中部為柵極區；

在所述柵介質層上的柵極區形成柵結構層以及所述柵結構層側壁的側墻；

去除所述源漏區的柵介質層。

可選的，所述碳基膜層為碳納米管或石墨烯。

可選的，所述柵結構層上形成有保護層，所述去除所述源漏區的柵介質層的方式為濕法刻蝕方法。

可選的，所述柵介質層為氧化釔，所述濕法刻蝕方法中利用鹽酸溶液。

可選的，所述柵結構層為柵極層，所述方法還包括：

形成位于源漏區的接觸層以及覆蓋所述接觸層和所述柵極區的介質層；

形成貫穿所述介質層至所述接觸層的源極接觸塞和漏極接觸塞，以及貫穿所述介質層至所述柵極層的柵極接觸塞。

可選的，所述形成位于源漏區的接觸層以及覆蓋所述接觸層和所述柵極區的介質材料，包括：

沉積接觸材料，以覆蓋所述源漏區和所述柵極區的表面；

沉積介質材料，以覆蓋所述接觸材料；

對所述介質材料進行平坦化，以暴露所述柵極層上方的接觸材料；

去除所述柵極層上方的接觸材料以及所述側墻表面的接觸材料，形成所述側墻和所述介質材料之間的空氣間隙；

沉積介質材料，以覆蓋所述柵極層以及封閉所述空氣間隙。

可選的，所述柵結構層為假柵層，所述方法還包括：

形成覆蓋所述源漏區的介質層；

將所述假柵層替換為柵極層。

可選的，所述形成覆蓋所述源漏區的介質層包括：

沉積接觸材料，以覆蓋所述源漏區和所述柵極區的表面；